CURS PDN

Circuite logice combinaionale

1. Memorii ROM bipolare

Memoriile ROM bipolare se caracterizeazprin timpi redui de acces la informaiamemorat (de ordinul zecilor de nanosecunde).

1.1. Memorii ROM bipolareprogramabile la productor

n fig. 1 prezentm a m-a parte dinstructura codificatorului unei memoriiROM bipolare programabile la productor, i anume acea parte care corespundeunei linii de cuvnt oarecare, wp.

Schema conine k repetoare pe emitorrealizate cu tranzistoarele T0, T1, , Tk-1.

Fig. 1. A m-a parte din codificatorul memoriei ROM bipolare programabile la productor

Procesul de fabricaie al circuitului integrat carenglobeaz memoria ROM este oprit nainte de realizarea legturilor l0, l1, , lk-1, dintre bazeletranzistoarelor i linia wp, i nu este reluat, dinmotive de rentabilitate, dect n momentul n cares-au primit suficiente comenzi pentru o anumitconfiguraie de 0 i 1 logic a matricei de memorare.

Zonele li corespunztoare locaiilor n care se dorete nscrierea informaiei 1 logic vor fimetalizate, iar cele ce corespund locaiilor caretrebuie s conin 0 logic vor rmne nemetalizate.

De exemplu, dac la ieirea O0 dorim s citim 1 logic, zona l0 va fi metalizat, astfel nctactivarea liniei wp va nsemna aplicarea unuipotenial apropiat de +VCC, corespunztor lui 1 logic, pe baza tranzistorului T0, saturareaacestuia i obinerea n emitorul su a potenialului; => deci 1 logic.

Dac la aceeai ieire O0 dorim s obinem 0 logic, legtura l0 va rmne nemetalizat, astfel nct, indiferent de potenialul sauvaloarea logic a liniei wp, tranzistoarul T0 va rmne permanent blocat i potenialul maseise va transfera la ieire prin rezistena dinemitor; => deci 0 logic.

Programarea memoriei ROM este o etap a procesului de fabricaie, legturile dintre bazeletranzistoarelor i liniile wp fiind realizate prinmetalizare, dup aplicarea pe chip-ulsemiconductor a unei mti care las libere numai acele zone li care urmeaz a fimetalizate.

Se spune c aceast memorie ROM este programabil prin masc.

1.2. Memorii ROM bipolareprogramabile la utilizator

Acest tip de memorie este cunoscut sub denumirea de PROM (Programmable ROM).

n fig. 2 prezentm acea parte a codificatorului carecorespunde liniei wp.

Elementele de memorie sunt pelicule fuzibile subiri de crom-nichel (f0, f1, , fk-1) care pot fi arse prin trecereaunui curent de programare Ip, avnd o intensitate de ordinul zecilor sau sutelor de miliamperi i o durat de cteva zeci de milisecunde. Acest curent ia natere prinaplicarea unei anumite diferene de potenial ntreieirea corespunztoare locaiei de memorie respectivei mas, conform fig. 2, n timp ce linia wp este activat.

Fig. 2. A m-a parte din codificatorul memoriei ROM bipolare programabile la utilizator

n timpul operaiei de citire a memoriei ROM, wp se activeaz i la ieirile ce corespundfuzibilelor arse vom avea 1 logic (potenialul+VCC transferat prin rezistenele R corespunztoare), n timp ce la celelalte ieirivom avea 0 logic.

Evident, reprogramarea unei astfel de memoriieste imposibil.

2. Memorii ROM unipolare

Memoriile ROM unipolare au capaciti mari, dar timpi de acces mai slabi dect aimemoriilor bipolare (sute de nanosecunde).

2.1. Memorii ROM unipolareprogramabile la productor

Prezentm numai o parte din structuracodificatorului, fig. 3.

Este vorba despre k inversoare NMOS statice, ale cror drivere au grilele conectate la linia de cuvnt wp.

Programarea la productor se face prin masc, pe baza unei hri logice furnizate de ctre utilizator i const n realizarea unui strat izolator al porii mai gros la tranzistoarele ce urmeaz a fi dezactivate.

Fig. 3. A m-a parte din codificatorul memoriei ROM unipolare programabile la productor

Tranzistoarele vor rmne blocate indiferent de nivelul logic al lui wp, la ieirile corespunztoare transferndu-se potenialul +VDD prin tranzistorul sarcin respectiv, deci 1 logic.

Ieirile corespunztoare celorlalte tranzistoare vor furniza 0 logic n momentul activrii liniei wp, potenialul masei fiind transferat la ieire prin tranzistorul driver respectiv.

2.2. Memorii ROM unipolare programabile la utilizator

Acest tip de memorii ROM se mparte n doucategorii i anume:- EPROM (Erasable PROM = PROM cu posibilitate de tergere);- E2PROM (Electrically Erasable PROM = PROM cu posibilitate de tergere pe caleelectric), sau- EAROM (Electrically Alterable ROM = ROMcu posibilitate de modificare pe cale electric).

3. Organizarea unei memorii ROM de 8Kb

Pornind de la schema bloc a memoriei ROM ilund: n=10 linii de adres, m=210=1024 liniide cuvnt, i o lungime a cuvntului de cod k=8 bii, obinem o capacitate a memoriei: C=mk=10248=8Kbii (1024bii=1Kilobit=1Kb).

n acest exemplu, decodificatorul ar trebui s prezinte 1024 linii de ieire, fiecare dintre acestea selectnd cte un cuvnt de cod de 8 bii.

Fig. 4. Structura unei memorii ROM de 8Kb

n aceast schem, decodificatorul prezint numai n=7 linii de adres (A3, A4, , A9) care activeaz m=27=128 linii de cuvnt, fiecare dintre acestea selectnd cte un cuvnt de cod format din 64 bii, grupai 8 cte 8 la intrrile a 8 multiplexoare.

Primele 3 linii de adres, i anume cele corespunztoare celor mai puin semnificativi 3 bii (A2, A1, A0), sunt destinate seleciei succesive a cte 8 din cei 64 bii de la intrarea MUX-urilor i dirijrii acestora ctre ieirile O0, O1, , O7, v. tab. 1.

Tab. 1. Explicativ pentru funcionarea memoriei ROM de 8 Kb

Astfel, pentru combinaia binar A9A8 A3A2A1A0=00 0000, biii de adres A9A8 A3=00 0 vor activa linia de ieire w0 a decodificatorului, care va selecta la rndul ei un prim cuvnt de cod de 64 bii, transmindu-l la cele 8x8 intrri ale MUX-urilor.

Liniile de adres A2A1A0=000, v.tab. 1, vor permite celor 8 intrri I0 s accead la ieirile MUX-urilor i, presupunnd c bara de selecie, primul cuvnt de 8 bii, O7 O1O0, va aveaacces la ieirile memoriei ROM.

Urmtoarea combinaie de adres A9A8 A3A2A1A0=00 0001 va pstra linia w0 activ (A9A8 A3=00 0) i va permite accesulctre ieiri al urmtoarelor 8 intrri (I1) ale MUX-urilor (A2A1A0=001). Cel de-al doilea cuvnt de cod de 8 bii a fost citit la ieirea memoriei ROM.

Procesul continu pn cnd ultimii 8 bii din cei 64 de pe linia w0 sunt citii la ieire.

Urmeaz combinaia logic A9A8A3A2A1A0=

=00 1000, care va activa linia de cuvnt w1, selectnd astfel un nou set de 64 bii care vor ajunge la ieirea memoriei ROM sub forma altor 8 cuvinte a cte 8 bii fiecare, .a.m.d.

Cele 8 pori logice care permit accesul la ieirea celor 1024 cuvinte a cte 8 bii fiecare, suntfie circuite cu colectorul n gol, fie circuite logicecu 3 stri, ambele variante permind cuplareamemoriei ROM pe o magistral de date.

Simbolizarea unei memorii ROM de 8Kbii este prezentat n fig. 5.

Fig. 5. Simbolizarea memoriei ROM de 8Kb

4. Extinderea capacitiimemoriilor ROM

Cunoscut fiind faptul c dimensiunea (capacitatea) unei memorii ROM este dat de produsul dintre numrul de cuvinte de cod m=2n (unde n reprezint numrul de linii de intrare) i lungimea k a cuvntului de cod (de ieire), rezult c extinderea capacitii se poate realiza prin interconectarea la intrare, la ieire sau mixt a mai multor memorii.

4.1. Extinderea la intrare a capacitii memoriei ROM

Extinderea la intrare (de adres) a capacitii memoriei ROM, implic o cretere a numrului de cuvinte de cod m i pstrarea neschimbat a lungimii ka cuvntului, fig. 6.

Fig. 6. Extinderea la intrare a capacitii memoriei ROM

Se observ activarea succesiv de ctre combinaiile de cod ale liniilor suplimentare de adres, A10 i A11, a celor 4 memorii ROM de cte 8Kb fiecare.

Astfel, pentru combinaia de adres A11A10=00, va fi activat memoria ROM-0 al crei coninut de 1024 cuvinte de cod a cte 8 bii fiecare, va avea acces la ieire. Urmeaz activarea memoriei ROM-1 (A11A10=01), .a.m.d.

La ieirea circuitului se obin 4x(1024x8)bii=(4096x8)bii=(4x8)Kbii.

4.2. Extinderea la ieire a capacitii memoriei ROM

Extinderea la ieire a capacitii memoriei ROM implic o cretere a lungimii cuvntului de cod k i pstrarea neschimbat a numrului cuvintelor de cod m furnizate la ieire.

Concret, pentru a obine k=32bii, vom comanda cele 4 memorii ROM de 8Kb cu aceleai 10 linii de adres, ieirile memoriilor respective urmnd a fi citite n paralel.

La ieirea circuitului se obin (1024x8x4)bii=(1024x32)bii=(1x32)Kbii, adic 1024 cuvinte a cte 32 bii fiecare.

4.3. Extinderea mixt a capacitiimemoriei ROM

Extinderea mixt a capacitii memoriei ROM implic creterea simultan a numrului de cuvinte de cod m, ct i a lungimii k a cuvintelor, fig. 7.

Se observ activarea simultan, pentru A10=0, a memoriilor ROM-0 i ROM-2, urmat de activarea memoriilor ROM-1 i ROM-3, pentru A10=1.

n prima faz se obin (1024x8x2)bii=(1024x16)bii=(1x16)Kbii, pentru ca n final s rezulte (2x16)Kbii.

Fig. 7. Extinderea mixt a capacitii memoriei ROM

Dintre numeroasele aplicaii ale memoriei ROM amintim:- mem. instruciunilor i datelor n sist. de calcul i automatele secveniale;- efectuarea transformrilor de adres i nmagazinarea microinstruciunilor n microprogramare;- implementarea CLC-urilor cu un numr mare de intrri i ieiri, fr a mai fi necesar minimizarea;- conversia de cod n vederea afirii pe 7 segmente sau prin 35 puncte;- realizarea unor tabele de funcii;- generarea unor secvene de impulsuri, etc.

4.4. Arii logice programabile

n cazul unor aplicaii cu un numr mare de variabile de intrare i viteze de lucru ridicate, utilizarea memoriilor fixe programabile la utilizator (PROM, EPROM, E2PROM) poate deveni improprie sau neeconomic.

n situaiile n care este necesar construirea unor CLC-uri complexe care nu se fabric n tehnologie integrat, implementarea acestora ar conduce la utilizarea mai multor circuite integrate interconectate ntre ele, ocupnd un spaiu mai mare pe circuitul imprimat, cu un consum sporit i o fiabilitate mai redus.

n toate aceste situaii, ariile logice programabile prin masc la productor (Programmable Logic Array = PLA) sau pe cale electric (Field PLA = FPLA) la utilizator, reprezint o soluie salvatoare.

Ca i n cazul memoriei ROM, PLA / FPLA se compune dintr-un decodificator format dintr-o matrice programabil de pori I, un codificator format dintr-o matrice programabil de pori SAU, precum i amplificatoare de ieire programabile.

Considernd schema logic a unei FPLA, fig. 8, obs. c aceasta prezint 16 intrri (I0, I1, , I15), 3 niveluri de programare (la intrrile porilor I, la intrrile porilor SAU i la intrrile porilor SAU-EXCLUSIV), precum i un nivel de pori TSL pentru cuplarea celor 8 ieiri (O0, O1, , O7) la magistrala de date.

Fuzibilele cu ajutorul crora se programeaza, sunt simbolizate n fig. 8 prin cerculee. n condiiile n care toate fuzibilele sunt intacte, toi termenii Pksunt nuli (n structura lor apar variabile de intrare luate att direct ct i negate), termenii sum Sr la fel, deci toate ieirile circuitului vor fi n 0 logic.

Fig. 8. Schema logica unei FPLA

Arderea fuzibilelor de la nivelul intrrilor matricei I, va permite formarea termenilor produs de forma:

Programarea la nivelul intrrilor matricei SAU, permite formarea termenilor sum de forma:

n fig. 9 am prezentat o schem concret a unei FPLA, n care porile I sunt pasive i realizate cu diode Schottky nseriate cu pelicule fuzibile de crom-nichel, iar porile SAU sunt constituite din tranzistoare n conexiune colector comun (repetor pe emitor), avnd pelicula fuzibil conectat n emitor.

Fig. 9. Schema concreta unei FPLA

Programarea FPLA se realizeaz pe baza unui tabel, cu ajutorul unui programator care permite selecia i arderea prin impulsuri de curent a fuzibilelor a cror ntrerupere este necesar.

Comparativ cu o memorie ROM cu acelai numr de intrri (16) i de ieiri (8), PLA / FPLA este mult mai economic, prezentnd o capacitate mult mai mic, 48 cuvinte x 8 bii, fa de 216 cuvinte x 8 bii n cazul memoriei ROM.

n general, n cazul unor aplicaii care presupun un numr mare de variabile de intrare, principalele avantaje ale PLA / FPLA fa de memoria ROM constau n posibilitatea programrii matricei I i a complementrii variabilelor de ieire.

Ca i n cazul memoriilor ROM, extinderea capacitii PLA / FPLA este posibil i uzual.