+ All Categories
Home > Documents > SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf ·...

SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf ·...

Date post: 03-Feb-2020
Category:
Upload: others
View: 20 times
Download: 2 times
Share this document with a friend
27
Prof.univ.dr.ing. Oniga Ștefan SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) ELECTRONICA DIGITALA (CAL II)
Transcript
Page 1: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Prof.univ.dr.ing. Oniga Ștefan

SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II)ELECTRONICA DIGITALA (CAL II)

Page 2: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

• Stochează informații binare care reprezintă date sau instrucțiuni (program)• Flip-flop –ul de tip D din componența registrelor permite stocarea unui singur bit • Memoriile permit stocarea unor informații pe mai mulți biți• Datele se memorează în diferite formate (pe unul sau mai mulți biți), de obicei

multiplu de 8• 8 bit = byte; 2 byte = word; 32 bit = double-word, 64 bit=quad-word.• Locul unde se stochează o unitate de date se numește adresă.• De ex. • Rândul 7 rândul 2, coloana 8

Memorii

12345678

12345678

1 2 3 4 5 6 7 8

Page 3: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

• Dimensiunea memoriei (N elemente, locații)• Numărul de biți de adresă, este o funcție de N : log2(N)• (Dacă avem n biți de adresă, memoria are N=2n locații )• Lungimea cuvintelor memorate: w• Modul de organizare a memoriei• Viteza• Ta: timpul de acces la memorie (access time): timpul necesar de la plasarea

adresei pe magistrala de adrese până la apariția datelor pe magistrala de date• Tct: timpul între cicluri (cycle time): timpul minim între două accesări (în modul

burst)

Parametrii memoriilor

Memorie Mag. dateMag. Add.

Cerere acces

Page 4: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

• Capacitatea de memorare = numărul de celule de memorie = număr locații (cuvinte) x (bit/cuvânt)

• De obicei multiplu de 1K (=1024). • Ex. de organizare a unei memorii de 64 biți:

– a.) 8 cuvinte de 8 biți– b.) 16 cuvinte de 4 biți– c) 64 cuvinte de 1 biți

Organizarea memoriei

1 1 12 2 23 3 34 4 45 5 56 6 678

1 2 3 4 5 6 7 814 6215 6316 64

1 2 3 4 1a) 8x8 b) 16x4 c) 64x1

Page 5: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Tipuri de memorie

Page 6: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

• RAM (Random Access Memory) - memorii cu acces aleator, pot fi scrise și citite. – La oprirea alimentării își pierd conținutul, se numesc memorii volatile. – Magistrala de date este bidirecțională.

• ROM (Read Only Memory) – Meorii care pot fi numai citite– La oprirea alimentării datele se păstrează, se numesc memorii nevolatile– Există memorii ROM, care pot fi scris eo singură dată (OTP: One Time Programmable

devices), utilizate la serii mari după încheierea procesului de dezvoltare a produsului.– Memoriile EPROM (Eraseable Programmable Read Only Memory) care pot fi numai citite de

către sistemul care le utilizează, ştergerea fiind posibilă numai cu ajutorul razelor UV, dar nu este selectivă în raport cu informaţia înscrisă.

– EEPROM Electricaly Eraseable Programmable Read Only Memory) care pot fi atât citite cât şi şterse în mod selectiv şi reprogramate pe cale electrică de către sistemul care le utilizează.

– Un tip special de memorii EEPROM o reprezintă memoriile FLASH, care din punct de vedere tehnologic este din categoria memoriilor ROM, dar din punct de vedere a caracteristicilor funcționale se încadrează mai degrabă în categoria memoriilor RAM.

Tipuri de memorie

Page 7: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

• Adresarea memoriei se face prin magistrala de adrese (Address bus) .

• Decodoare interne selectează datele pe baza adresei furnizate.

• Datele sunt vehiculate pe magistrala de date (data bus).

Rowaddressdecoder

Address bus Data bus

Write

Memory array

Read

Column address decoder

• Comenzi:

• Read Enable (RE) și Write Enable (WE)

• Chip Select (CS) sau Chip Enable (CE)

• Output Enable (OE)

Adresare memoriilor

Page 8: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Scrierea și citirea

76543210

0 0 0 0 1 1 1 11 1 1 1 1 1 1 11 0 0 0 1 1 0 10 0 0 0 0 1 1 01 1 1 1 1 1 0 01 0 0 0 0 0 0 101

00

11

00

11

01

01

11

1 0 1

1

0 0 1

2

01 1 0 1

3

Address register Data register

Address bus

Address decoder Byte organized memory array

Write

Data bus

SCRIEREA1. Se pune adresa pe magistrala de adrese.2. Datele care trebuie memorate se pun pe magistrala de date.3. Cu activarea semnalului write datele sunt înscrise la locația dorită.

Page 9: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Scrierea și citirea

CITIREA1. Se pune adresa pe magistrala de adrese.2. Se activează semnalul Read. 3. Datele apar pe magistrala de date.

76543210

0 0 0 0 1 1 1 11 1 1 1 1 1 1 11 0 0 0 1 1 0 10 0 0 0 0 1 1 01 1 0 0 0 0 0 11 0 0 0 0 0 0 101

00

11

00

11

01

01

11

0 1 1

1

0 0 0

3

11 0 0 1

2

Address register Data register

Address bus

Address decoder Byte organized memory array

Read

Data bus

Page 10: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Memoriile RAM

• Permit accesul aleator la date în regim scriere și citire.• Se pot realiza în două tehnologii:

- În memoriile RAM statice (SRAM) – elementele de memorare sunt bistabile. - În memoriile RAM dinamice (DRAM) - elementele de memorare sunt

condensatoare.

StaticRAM

(SRAM)

DynamicRAM

(DRAM)

AsynchronousSRAM

(ASRAM)

SynchronousSRAM withburst feature(SB SRAM)

ExtendedData OutDRAM

(EDO DRAM)

BurstEDO DRAM

(BEDODRAM)

Fast PageMode

DRAM(FPM DRAM)

SynchronousDRAM

(SDRAM)

Random-Access

Memory(RAM)

Page 11: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Tipuri de memorii

Page 12: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Tipuri de memorii

Page 13: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Tipuri de memorii

Page 14: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Memoriile RAM statice (SRAM)

• La oprirea alimentării își pierd conținutul.• Cât timp sunt alimentate își păstrează conținutul (nu trebuiesc reîmprospătate).• Pot fi realizate în tehnologie bipolară, nMOS sau CMOS (6 tranzistoare). • Au capacitate mai mică dar sunt mai rapide decât memoriile DRAM, (deoarece nu trebuie reîmprospătate). • Consum mare. Densitate de integrare de 4x mai mică.

Row Select 1

Row Select 2

Row Select n

Row Select 0

Memory cell

Data Input/OutputBuffers and Control

Data I/OBit 0

Data I/OBit 1

Data I/OBit 2

Data I/OBit 3

Page 15: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Memorii statice RAM asincrone

G2

G1

Address lines

Address lines

Eightinput buffers

I/O0

I/O7

CS

OEWE

Rowdecoder

Memory array

Column I/O

Column decoder

256 rows x128 columns x

8 bits

Input data control

Ciclul de citire (Read):• Se pune o adresă validă pe mag. de adrese• Chip select = LOW• Output enable = LOW• Datele apar pe mag. de date

Ciclul de citire (Write):• Se pune o adresă validă pe mag. de adrese• Chip select = LOW• Write enable = LOW• Punem datele pe magistrala de dateUn SRAM tipic: 512 k X 8 bits.

Page 16: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Memoriile RAM dinamice (DRAM)

• Se realizează de obicei în tehnologie CMOS.• Chiar și în prezența alimentării trebuiesc reîmprospătate permanent la 2-10 ms, deoarece în timp conținutul dispare.• Consum mic• capacitate mai mare decât la SRAM, dar mai lente (reîmprospătare!)• Timpul de acces de două ori mai mare decât al ciclului R/W :

• 2*T(R/W Cycle) = T(Access Time).• Construcție mai simplă (1 tranzistor + condensator), față de SRAM. Densitate de integrare de 4x mai mare.

• Utilizări: memorii sisteme de calcul (DDR-, DDR-II, DDR3-SDRAM)

Page 17: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Memoriile RAM dinamice (DRAM)

1 2

Dataselector

Rowdecoder

Memory array

1024 rows×1024 columns

12

Columndecoder

Input/Output buffersand

Sense amplifier

12

Columnaddress

latch

Rowaddresslatch

Refresh counter

Refreshcontrol

andtiming

A0/A1 0A1/A11A2/A1 2A3/A1 3A4/A1 4A5/A1 5A6/A1 6A7/A1 7A8/A1 8A9/A1 9

CASRAS

Addresslines

DOUTDIN

R/W E

1024

1024

1024

În cazul memoriilor de capacitate mare cum ar fi de ex. „1M x 1” bit adresele (20 biți) se împart în adrese linii și de coloane (multiplexate în timp)-Row address-Column addressAstfel se obține a arhitectură 2D

Row address is latched when RAS is LOW

Column address is latched when CAS is LOW

RAS

CAS

Addresses

Page 18: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Împrospătarea memoriilor DRAM

• Trebuiesc reîmprospătate la 2-10 ms, deoarece informația se stochează pe un condensator pe care tensiunea scade exponențial în timp.

• La reîmprospătare se dă un singur semnal CAS (adresă coloană), urmată de toate adresele de linie pe durata RAS.

Page 19: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Diagramele de timp ale memoriei RAM dinamice asincrone

•Ciclu de citire Ciclu de scriere

• Adrese: selecție linie, coloana (RAS-CAS). • Adresa liniei (Row), urmată de adresa coloanei (Col) apar pe magistrala de adrese. • Memoria devine disponibilă (setup time). • În funcție de timpul de acces al memoriei (Tacc) după scurt timp datele devin valide (Valid). • RAS este eliberat (T REL) ieșirea revine în starea tri-state.

Page 20: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

ROM (Read Only Memory)

• Datele memorate pot fi doar citite • Scrierea datelor se poate face doar cu ajutorul unui programator

• Programarea poate avea loc• La producător prin mască (Mask ROM), la producător în timpul procesului de

fabricație,• La utilizator,

• o singură dată - PROM (Programabble Read Only Memory),• de mai multe ori – EPROM (Erasable Programabble Read Only Memory),

ștergere cu raze UV• EEPROM –ok (Electrical Erasable Programabble Read Only Memory) ștergere

pe cale electrică (în sistem).

Read-OnlyMemory(ROM)

ElectricallyErasablePROM

(EEPROM)

MaskROM

ErasablePROM

(EPROM)

UltravioletEPROM

(UV EPROM)

ProgrammableROM

(PROM)

Page 21: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

ROM (Read Only Memory)

ROM 256×4

0

&EN

7

A0

255

Address input lines

A0

A1

A2

A3

A4

A5

A6

A7

E0

E1

O0

O1

O2

O3

Data outpu lines

• Triunghiul din dreptul unui terminal simbolizează un port de ieșire (tri-state)• Citirea ROM:

• Se pune adresa pe magistrala de adrese• După activarea CS la scurt timp (access time) datele apar pe ieșiri

Address input lines

Data outputs

Address transition

Data output transition

ta

Chip select

Valid data on output lines

Valid address on input lines

Page 22: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Programarea prin mască Mask ROM

• Tehnologie bipolară- În primele etape ale procesului tehnologic

se realizează matricea de memorie lăsând întrerupte legăturile bazelor la linia de cuvânt (l0, l1, l2, l3).

- Programarea - o etapă a procesului de fabricaţie în care cu ajutorul unei măşti, se realizează unele dintre legăturile l0,..,l3.

- Cost ridicat, mai ales pentru serii mici

• Tehnologie unipolară- se face pe baza tabelului privind conţinutul

matricei de memorie, furnizat de utilizator- În primele etape ale procesului de fabricaţie

se realizează toate tranzistoarele MOS, cu excepţia depunerii stratului izolant al porții şi a electrodului poartă.

- În etapa de programare, tranzistoarele inactive se realizează cu o grosime mai mare a stratului izolant al porţii, iar cele active cu o grosime mai mică.

Page 23: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Programarea de către utilizator PROM, EPROM și EEPROM

• Memoriile bipolare- PROM: ROM programabil, elementele de memorie pot fi

considerate pelicule subţiri de crom-nichel (f0, f1, f2, f3),fuzibile, prin trecerea unui curent de programare Ip, intens(zeci sau sute de mA) şi de scurtă durată (zeci de ms) princircuitul marcat cu linie întreruptă.

- Diodele d au rolul de a împiedica ramificarea curentului deprogramare spre f2, f1 și f0.

• Memoriile unipolare- Portă flotantă neconectată și plasată izolat. În procesul de

programare la utilizator, prin aplicarea impulsurilor deprogramare este realizată dezactivarea unor tranzistoare, înconformitate cu programul ce urmează să fie înscris.Ştergerea informației înscrise, se poate face prin iradiereamatricei de memorie cu radiaţii UV prin fereastra de cuarţ cucare este prevăzută capsula.

EPROM2048 × 8

&EN

0

10

02047A

O0O1O2O3O4O5O6O7

A0A1A2A3A4A5A6A7A8A9A10

CE/PGM

OE

VPP

Page 24: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Memoriile Flash

• Memoriile Flash sunt memorii nevolatilecare pot fi scrise și citite.

• Chiar și în absența alimentării pot stocainformația înscrisă.

• Utilizează ca element de memorare untranzistor MOS cu poartă flotantă (floatinggate). Poarta flotantă stochează un zerologic daca punem tensiune pozitivă pepoarta de control.

Controlgate

Floatinggate Drain

Source

MOStransistorsymbol

––––––

––––––

logic 0 is stored logic 1 is stored

Page 25: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Extinderea capacităţii memoriilor

• Extinderea capacităţii se poate obţine acţionând asupra numărului de cuvinte, numărul biţilor pe cuvânt sau mixt.

• Modificarea numărul biţilor/cuvânt (extindere la ieşire),

• Numărul de biți de adresă este neschimbat , magistrala de date se mărește

m bits

m bitsAddressbus

m bits

2n bits

Controlbus

Data bus

RAM 2m× 2n

Datain/out

RAM 22m × n

RAM 12m × n

Datain/out

∆∆

n bits n bits

Page 26: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Extinderea capacităţii memoriilor

• Extinderea numărului de cuvinte

• Se realizează prin extindere de adresă

• Număr de biți/cuvânt neschimbat

Databus

RAM 2M × 8

Addressbus

21 bits

Controlbus

20 bits

EN

EN

RAM 21M × 8

RAM 11M × 8

8 bits

8 bits

8 bits

20 bits

Page 27: SISTEME CU CIRCUITE INTEGRATE DIGITALE (EA II) …ece.ubm.ro/ea/cursuri/SCID/SCID_1.pdf · 2019-10-14 · Chip Enable (CE) • Output Enable (OE) ... programare este realizatădezactivarea

Extinderea capacităţii memoriilor


Recommended