t CrJVll'lT Dt,iDRESA Fig.2.15. ),)xtnrplrraircuit pentru mcl orla

seiectare' decodi lir:a.t;\

g-A

RAe1

ii(x

iilTl Fil'tlRU SEt-tC-TAREA CELOR 1024 DE

ADREgE !]I.] F]ECARE C]RCU]T DE I"ISICAIE

IIAGISTRAtA Dt i_-:Aia

Ar5 Alt, A13 An Ari Arr A9 AB A7 A6 A5 A3 A? A1 Ao

BITI FENTRU SELECTAREA CELCR:i]-; DE

ADRTSE DIN FIiCARE ,;iFICU]T

DICODIFlCATOR3lo I

011Y.... €

5 EMNALE PENTRU -iEI.LCTAR-EAA 11 CIRCUITE DE MEIIORIE CU

CA PAC ITAI tlA 1 I<.

U

o)ADRESA

1021)..

2048

:

3071

4C96

s 1i981.92

:

I2',t516384

,AFFH1000!l

:

.]3FFH

2C00H

:

23FFH

4000H:

43FFHBOOOH

:

83 FFH

ADRESAHEX

04CO H

07FFfl0800H

SELECTAREC1RCUT SELECT

[s44A13A12 -AltAdA efu -A;

foooo orloo o

Loooo orlrr l

[oooo ioioJ o

loooo rolrr 1

locor ooloo ,l

Looo, oolr r 1

[ooro !oioo o

Lcorr colrr 1[oroo ooloo o

Lo'oo oolrr lflooo ooloo o

I'ooo ooi' , 1

ARE LOCATII

eyr5nr- ayralQOOO OOOO

111 1111000 0cc0

1 1r.1 1 1 1 1

c00 0c00

1 1 1 "' 1 1 1 1

000 0000

111 1111000 0000

111 1111000 0000

111 111,

3. Selecta-r.ea cotnbiftatd. AceasiL sclectare se obtine prin conbiira-ogn

^-.igq*i hniare cu cea de decoclificare. ldetodr'." ,itilir.azi" cinclrlmin biti de adresi disponibili, dai in numer mai rnic decit numdrulclrcurtelor care trebrrie selectate. De exemplu, in figura 2.16 se prezintio.situalie care utilizeazb. zece bili (An-no) p*ntrr'i"lectui"" adreselordintr-un circuit cu capacitatea cre 1'K si sint in total 10 circuite. r)eoa-rece,6 biti disponibili i,415-,4r; tro .i,rd ."ti.1."1i p""ti" ,"r".t".e linia_Te: 1.9i. dintre aceEtia'sin*t aec6dUicati oblinindu_!; s ;;;;le, deci i'total 11 semnale cie seteitaie p"trit"'iii."it"; i" "."tt-iri p"t'fi serec-tate 10 circuite (bitul ,41, il-i"e neutilizat;.

2.4. Matricea logici programabilE, pLA

" --^ U+lc#]g$tg {- p rogram abilI, PL A (fuogramrn able-. L^qgic Ar, "1.

;'.\s: p' ",

d :o: "bi

r e lt" - R6t-T;r e-ez-iffie p e I i ng r' i-i v?rr-i a

"

- S If b?og ; # ;ti i -

?t n:vqlYl 99. SI programabil. Frogramarea celor doud" ni\,e1iri utili-zeaza tennrclte de la memoriile ROM si poate fi realizatd atit in proce_

17"D7

32'r68

:

33791

Fig. 2.14. UetoAa de selectare liniarn i memoriei: a - structuracircuitului de selectare; b _ mapa memoriei realizat|, cu acestcircuit

:: reco.mandi pentru sistemele care necesitS. o capacitate redusi dememorle.2. selectarea decod,ifi,catd. ln aceastl" varianti de selectare cei n

lili a" adresL mai scm.nificativi disponibili .inl i"iroaus"i"ir,"t.-,rn a".o_dificator gise ob!in la iesirea acestuia Z,,",nn"1" "iiirri" plntro r"t"._tarea a 2" circuite de memorie. Restur bililor de adresi -"i fi"ii" .;;i_ficativi sint utilizafi pentru selectarea uar"r.loi a-lilr:;ircuit. Se

".u:"Iyi.g,. p^rin selectirea decodificati eite utitizaiinti"g ,plti"r mcrno-riei .(6.aK)- In figura 2. r5 se prezinrir o soruiie a. uJi.i?i"'ltcodificaii

a 64 de circuite, fiecare cir-cuit cu capacitaiea de lk. - - *"

72

DTCOD]F]CATCR6 lo 5ur

RAMt1

R ON1

R0r/H3

ROI'4

H4

ROf/d5

ROM

s6

Fig. 2.16. Exemplu d.e circuit pentru rnetocla de selectare combinati

/J

1ul de fabricafie, cit ;i de c5.tre utilizator, FPLA (Field programmableLogic Array). L-? o memorie RoilI un termen ai functiei FCD se obfinepgntrg oricare din cele 2" cuvinte de intrare (termeni prod,us de n varia-bile) deci minimizarea,nu are sens, deoarece'nivelul de SI nu este pro-gramabil, existind intrinsec prin prezenla decodificatorului, figura z.i, a"ln schimb la un PLA este-necetari o'minimizare.

O structurS. tipici de PLA este prezentati in figura 2.17, a. Matri-cea de Sl-uri const5.,. pe coloane, di; 48 porfi SI, fi-ecare poartd. avind14 intrlri. Pe linii sint t+ variabile de i-ntrare Do,Dt,...',Dra precum.si negatele ace.stora Dp,Pr,,..., Drr. Rea-lizind legituriie (prin progra-mare) in nodurile matricei SI se poate obfine pentru fiecaie poirtf untermen.produs (nu neapirat canonic;, deci in total 48 termeni de maxina14 v-ariabile (negate sau nenegate)'.

Matricea de SAU-uri este format5 pe coloani (a8 de coloane) deTtt1ll""de la portile SI (adici de,termenii protlus). pc linii sint 8 porfisAU, fiecaf! poarti avind 48 de intriri.- Frin prograrnarea mafriceiSAU se realizeaz\ leg5.t,urile (in noduri) incit in fiecare poartd. SAU si,intre (din totalul posibil de 48, oblinufi de la matricea 5I; numai acei

(p,I

l'.:Aiaia:DE

S{* url

l'4AiRiCE DE SAU-ur,D

-: lD_rzlDrrloroloslrslrzlo"l{.1 -tc.rlD lr,ir,l lr *" lr: le: lrr lr-li,,l. ,ctc lx lx lxfiff-ll-irT.t,.fift j j_ I , I r t, t]lX .- iidif erent (i so! 0 )

Fig. 2.17. Matrice logicb programabild.: a - structuri tipicb, de pLA;b - tabel de adevS.r al unei funcfii pentru o implementare cu pLA

tcrmeni produs necesari in suma logicS. Se pot obline 8 astfcl cle surnelogice ia ie;irea celor 8 porfi SAU, adic5. opt funcfii sum5. de 48 termeniprodus, fiecare termen produs poate avea pin[ la 14 variabile. Un ROMcare ar genera 8 funclii FCD de 14 variabile ar necesita o capacitatede 2tax8 - l3l07z bifi (deoarece se produc 214 termeni canonici pro-dus). Pe lingi matricea logici programabili in varianta FPLA maiexistl ;i o altd. variantS. comercialS. PAL (Programmable Array Logic),care prezintl doar nivelul de SI programabil, iar nivelul de SAU esteprogramat in procesul de fabricalie.- Funcfia logici ce urmeaz[ a fi implementati cu PLA se minimi-zeaz\.. O specificalie (tabel de adevir) pentru o astfel de funclie poatefi ca cea din figura 2.1.7, b; adic5. pentru Dr": Dn: Do : 0 i Dz :: Ps - Ds : L (restul intrlrilor pot avea orice valoare X), iegirileFr,Fn,Fr;i Fo s5" fie 1. Dac5. implementarea se face pe poarta SI cunum[rul 40 inseamnir cd numai 6 din intririle sale sint legate cu speci-ficaiiile din figura 2.17,b (restul de 8 intrS.ri sint legate la X). Apoi,iegirea porlii SI, numirul 40, este legatS, (prin programare) Ia cite ointrare de la porlile SAU cu numerele 7,4,1 gi 0.

Adresarea la un ROM este exhaustiv5, adic5. pentru n variabile deintrare se oblin 2" adrese (termeni canonici ai variabilei de intrare)pe cind ia PLA adresarea este non-exhaustiv[. Aceasta rezult5. dinfaptul c5. Ia PLA unele din variabilele de intrare pot intra in termeniiprodus cu valoarea indiferentl X (0 sau 1), deci pentru multe cuvintede intrare rezu]'tl, acela;i termen produs. De aceea, este foarte dificils[ se deducS. (,,citeasc5"") structura programat[ din corespondenfa dintrecuvintele de intrare si cel"e de ie;ire.

PlA-urile la ora actuall tind si acopere toate acele structuri decircuitg combinalionale de complexitate mic[ gi medie, figura 2.18,pentru care o implementare cu circuitele standard (utilizate ca circuitelogice universale) MUX, DMUX, ROM ar genera un numlr foarte marede termeni produs. De exemplu, ar fi absurd ca pentru B funclii logicede 1.4 variabile, in care intr5. 45 de termeni produs diferili s5, se utili-zeze o nremorie ROM de capacitate 714X8:131.072 bili;i nu un cir-cuit PLA.

de tip ,,bit-slice" ($ 4.4.1).Decizia pentru implementarea unui sistem cu PLA-uri trebuie

luat5. numai in urma analizei comparative a avantajelor (viteza de pro-

/

I

{

48porti Si (frecoce cu I

14 rniiori I{4SiermeniproCusli

(48 ce i-irr,:rorr pa j Iirecore l,Lpoorlo Sau l'"

I

to)

7475

3e;3r9_ridicati, pentru c5. sint realizate in tehnologie bipolari, investi{iernrtralS' mici deoarece,ne.cesiti doar un programalor, tirnp de elaborareTgd.ur, pre! de cost relati'scdzut chiar ii ientru utitiraria unor canri-tigi reduse) ;i a dezar.antajelor (integrarea'pe cip nu depdsestc 50_250pcr{r, un numir fix de. pili,. in general-2g _: cu funcq'iiie asignat""putere,disipatd/clp rela.tir: ridicati). llunca de realizare a unui p?ol".tcare utilizeazi PLA-uri este mirlt'ugurati. ;i imbogdlit5" calitativ prinfolosirea unui instrument complex fre l'cru cum iint .ist"mele cAE(5 i,:1. 3e^aceste sisteme cAE, folosind un limbaj d; inJi-;ivel (cumar fi PALSAII, AIIAZE) se i'trodtice func.lia togice 1n; neap5rat subforma FCD) realizindu-se automat minrmrzarea, programar6a gi tes-t,area circuitului.

. Existe'{a sistemeior .cAE, cu ajutorul cirora utilizatorul isi poateqi:i:.1,1 u;or, dupi dorin{i, un circuit non_standara i_i.-;.rito-_ge;tgn"), care apoi este dat spre realizare produci.torului de circuiterntegrate, a dus la aparilia t-nat,icelor d9 porti rogice ( ,,gate-arrat, ) "

|ce;je;aatrici de,porli, mai ales in teh'oio$ia cI{o'S, com'preme't-eazi;r depi;esc in rrt ilizare P L.{-urile.

La o matrice de porfi sint fabricate, in prima etapd, pe plachetade siliciu .por{i logice

-pentru care sc continul p-."ruii"'rcalizare actrcurtulur dorit numai dupb.ce s.e primesc de la utilizatot specifica{iile

de conexiune a acestor porli lslmita? ca la memoriile RoM ci mascare).Diferenla pri.cipald in_-irnflementarea unei funclii lGi* cti o matricede porfr sau cll u' PLA apare sub forma fotodirii ulei conectivititilocale, respectiv a unei conictir.itifi grobare. printr-o ,""ttr;;;;i; d;:!rli.' ]^ PLA, se poate conecta oribaie intrare ra una sa.i -ur multe+tlll g" tenne.ni produs gi in'r'ers; de;i prin aceasta existl- o mare flexi-Dlllrate totu;r pnn programare se irosesc o mulfime de posibilit5"li deconectare deoarece numai pufine iesiri sint conectate la fiecare inti.are"Aceste posibilit5"li de conectaie sint'mult mai bine folosite la o matricecl.e porll deoarece conectarea se face la niver de poart5, care poate fiplasati,oriunde pe placheta de siliciu, ceea ce apar6 evideirt ca un avan-ta1 pentru o de'sitate de peste 1000 de porfi.'Avantajele folosirii unei

Fig. 2. 18. Plasarea circuitelor PAL/FIIAL pescara ni'relului de integrare

P]NA LA1 00.00c

LA

ljl t.tA

\ 1cc

niLr3t c E

7€,

N I'r'I L

rnrrllicc de porfi logice C}IOS in raport cu 1111 PLA sint: pret de costr,'rlrrs pentru comenzi in cantitate mare, {lexibilitate in proiectarc, sigu-r;rntil- in funclionare, consum de putere redus (cu un ordin de mi.rirntrrnli scS"zut clecit Ia PLA) asignarea piniior dupi necesitnlile utilizato-ruhii si firir a fi limitat numlrul lor, n';rnlr care poate ajunge pinir la200. Deoarece o matrice conline porli logice de ordinul miilor, poate.uLstitui intr-un sistem digitai pin[ la un numl-r cle zeci de PLA-uri-

PROBLEIIE

P.2. 1. S5, se implementeze con'zertorul de cod din NBCD r'n coci GRAY (tabelultr.6) in unnitoarele variante: rl - cu MUX 8:1; b - cu Lr\tUX X:8; c - cn porfi N$\D.

P.2.2. Ct un MUX 4:1sE se inrplenenteze lurcfia iogicS: F -* -4BC + ABC +,, iE 1 Aa.P.2.3. Utilizind cinci circuite ][UX 4:1 sd se reaiizeze prin conectarea in cascacld o

structurS, IttIX 16: 1.

P.2.4. Se se implementeze cu ajutorul unui D}IUX 1: 16;i a porfilor SAU functia15

iogici F: D to, 5,7, t2, 13).t)

P.2.5. Utilizind cir.rci circuite Dl{t\ 1:'{ si se realizezc prin corc,ctare in cascacl:iJ structuri DMUX l: 16.

P.2.6. Pentru un circuit integrat ROX,I 32x32 biti s5. se realizeze utilizind;i 4circuite MUX 8:1o structur6 de mernorie ROM 256X4 biti.

P.2.7 . Cr ajutorul unor circuite integrate ROM de 256 f ili organizate in 32 x 8 bitis5 se realizeze o structurd de memorie de 128 x 8 bifi (extinderea numilului de cu'zinte).

P.2.8. SA s: scrie confinutul a zece loca{ii de nemorie RO\f pentru decodificar"eadin NBCD la un modul cu 7 segmente.

P.2.9. SA se de{ineascd structura gi continutul unui ROM ce comandd, elementede ali;area prin puncte (5 x 7) a caracterelor alfabetice. Implementar.ea se va Iace cuROM de 64 x 8 bili sau ROn{ de 256 x B bifi.

P.2. 10. Se se rezol.re problema P.2. 1., utilizind o rnemorie ROI\{ 16 X 4 biti.P.2.11. Pentru structura PI-A din figura 2.17 si se erplice cum sc poate imple_-

rnenta urrnS.torul tabel de ade'rir:

Dt"I

Dr" Drt D16 Ds Dg D7 D8 D5 D4 D3 D2 D1 Da F1 |6 F. Fn r. l--2 I,7 Fo

I 0 1 x xl t0 ..:1t 1. )i 1 1-1 -Ce capacitate de memorie ROli ar trecesita ac.asta implcnr:ntare ?

CAPITOLUL 3

CIRCUITE LOGICE SECVENTIALEq'(t), z1(t + A) : z'r(.r), r,r(t -l- A).-simplificare s-a considerat ci

Ilodelul matematic al CLS la un moment de timp I este definit de:

- transferul semnalelor de la intrare ia iesire in func{ie de starea1'r' t'z e nt 5. (ecuatiile iesirilor, tr an z,i!,i a,i e;'ir ilarj :

jr : gr(rr, .r':, .ye, ..,, .rn,21,22, is, ...,:n)

J'z:9:(;lr, .\J2, frs,..., fio, i1, x2, !t, ..., Zrj (3.1)

-'''^ -- 3r,( t'L' '1':' '\'g' "" '\'r' lf i"' ?3' "" zr) i

- transferul "tlrii actuale q(l) pentru un anumit cuvint de intrareldenuurit uneori si vector cie intrare) in starea urmitoare (ecuafiilestSrii nimliaare, h'anzitia siririior) :

:', : ir(xt, 1.:, rr:, ..., :;n, :r,

..., !p) (3.2)

:o: -i1J.:\t, :''J2, .T.s, ..., :i11, J1, 12, iz, .,., xp') .

Fizic se poate intui ci- CLS, care prezintS, o reactie, pentru un anLl-niit cuvint al intrdrilor principale xi(i:1,2.,..., lr,) se afl5. intr-o starestabilS nurnai atunci cind starea sa (intern5.) prezenti, c1Q1, este identicicu starea (intern5") urmS"toare q'(t), adidi- z,(t) * zl(t) pentru 'i : 1, Z, ......, p. DaciL pentru un anumit cuvint de intrare starea prezentl a cir-cuitului diferS. de starea sa urmS.toare, adicir z, * x'i (chiar ;i numaiDentru o singurS, variabill secundari) circuitul logic secvenlial se alliintr-o stare instabili. (Definirea unui CLS stabil se obline prin opozitiecu cel instabil).

Circuitul logic secr.eiriial (ca cel prezentat in figur-a 3.1 , a) 1a carestarea urmS"toare q'(l) (notat5. si cu q(l + -\)) devine stare prezentl nu-mai dup5" un timp A, timp rletei-minat de intirzierile interne inerenteale circuitului combinalionai, este denumit c'ircu,it logic secuenlial asiu,-c! o|t.

Cele prezentate pot {i scrise concentrat sub forma:

f - {X Y O f o\\--, '- , (, J ' bt. (3.3)

Acest cvintupiu C, este modelul maternatic general al oricirui CLS incare;

r- ( ^' " rs, . .. , r n1t este mullirnea variabiletror binare de intra-rL - t'1' '!:' re {principale) ;

I

II

| ,',,,'rrt.ntnl de timp, + A, q(l + A) :I r',(t), ...2r(t * L) : z'(t), pentru

i,. : Az - Ar: ... - Le: A).

circuite logice cornbinafionai,a, cLC, din cars, in capitolutr coi,s-au prezentat doar unele din cele existente sub formx. de circuit inte-gra"t MSI sau I-SI, au forma generaiii a rnodeh-rlui materratic datir derelalia (2.3). Ilin acest rnodei maternatic reiese cir in structu.ra ctr-c nuex.isti leglturi r,ie reactie, iar trans{eruriie sint instantanee, aclicii mirl-mile. cie iesire sint {unc}ii doar de miLrimile cle intrarc si inciependentede timp.

La un circuit r,ogic Secr.enfial, cLS. spre dcosel.,ire de cel combi*a--lional .existi"..iegiituri de reactie , r1e ia ic;irc spre iutrar-e si in ptrus nusc, mai.neglije^azi timpul dt trans{er al'scmnaielor (Iie pe;rtru caleaintrare-iegire, fie pentiu calea de rcacfie). Str*ctura geneiali. a unuicLS cste prezentiti in figura

"3.1 , a. 'A'ceasti" structiri. se compune

dintr-un circuit Logic comLinational, cLC, crruia i s-au atasat reactilprin interrneciiui elementelor de intirziere A1,.\r, ..., Lp. X{irimile deintrare (principale) in CLC sint notate c! x1, 12,.rt,..., nn,iar iesiritrecI lt, !3,)'t,...., !,,. I-a un moment de iirnp t (depencienfa de timpllcircuitul logic secvential este caracterizat te sta'reci sa ,internd,,

"r""itj.stare internd. poate fi e,xprimatd (ciefinitl) cle valodxe var-iabileior cleintrare (sct'undare) in CLC zrO,zr1t1,z3(.t),,,.,:,(l). Curintul {ormat riecele / va_riabilc de intrare secundlr" qain\l"tiimea dr.2p cuvinie; iirnornentul t este unintrr,l de stare al circuitului iogic secvenlial q(l), 'saustsrea 'irtternd prezentd (sau actualr). La momentul I mlrimiie dc'icsiresecundare z'r(t\, z:,(t1, ...; /r(t) sint. aplicate, printr-o leg5turl de reacqiccontinind intirzierile At, Ar, ..., Lr-, la intiare, ca iitrlri secundare"Irr acest caz general prin intirzierile A,(i:1,2,...,y') s-au aproximatjirnpii. de transfer,prin cl-c de la toate intrSriie (principale si secundare)la ie;irile zift), z:.(t), ...,r;(t). Acceptind aceasti apriximare se poateconsidera c5. transferul prin CLC este instantaneu, dar transferui cuvin-tului q'(l), format din variabilele zi(t), z!r(t), ..., zr(t) denumit starea'itr'ternd u,rmdtoars, r'a de'eni stare actuar| q{ti pentru cLS numai in

IU 7g

Crrcurllog rc

combrnci rono I

itc

1;Lcc! j 6 nLi' r'1- >

'': i- l

fie. 1 I Circuitul logic sec.renfial, CLS: rz _ striicrurd. d,e bazEb - structurii de bazl a unui CLS sincron; , _ CLS cu iesirjde tip illoore

-v-t",- -r .: il'r, j:, )'s,..., J/zl. este ntultimea r-ariabilelor binare deIesrre ;

- A : {qt, qt, Q2,..., q2o} este rn.ltinrca stir-iior circuitului sec'en_tial;

(relafia (3.2))modificare aintrare (r.ec-;i de starea

lclor de intrare secundare) este finiti, rnai mici. raspcctiv dccit 2,,"2'", Zp, circuitul logic secvenlial se nurne;te cLL stdri .fiwite.. .circuit_ul logic sec.venfial asincron, uneori instab,il cind z,(t) * t'i,dcvine totdeauna stabil daci pe iinia de reactie se substituie'iitir"ii-rca A cu un circuit de memor:ie, figura 3.1 ,l)'. Aceasti. memorie va ficititi la momente de timp t: kr(k-:1,2,3,...) aclici va introduce ointirziere controlatl, in tianzilia st5riior', egalI. iu r - perioada gene-ratoru-lui.de tact (orologiu, ceas, clock) . cl-s, in care starea urmitoare?,(l), devine stare prezentS. numai in momentui aplicirii impulsuluiclock q(f t T) : q'(t),. este de'umit circtti! logic'secaen!ial Zittcron.Pentru multimea cuvintelor std.rii urmi"toare -se rtlliziazd. notaliaQ(l + 1) ;i simboii""i"e-tipt"r .a .""intrl din multimea sti.rilor actualep(l).devine^ cuvintul stdrii-urmd"toare numai dupii.'un ract - o unitatede timp. (Se obi;nuieste uneori ca si- se foloseaici a.ceeasi notatie atitpentru cuvintul de stare, cit si pentru mnl{imea cuvirrtelor de stareQ, atit pentru cuvintul - vecforul - dc i*tra-re, cit si pentru. multi-mea cuvintelor de intrare x, a_tit pentrr-r cr-rr.intutr d" iesire, cit si pentiumullimea cuvintelor de.ie;ire Y, figura 3.1, b,) Starea urmitoarjpoatetrece in stare prezentx fie pe frontul pozitir' (notat cu rj al impuisuluide tact, fie pe frontul negitiv al imfulsului'(notat cu f).

Pin5. acum s-a. considerat ci. tran-cferul c1e la intrare spre iegiriieprinc]gaie in funciie de starea prezentl- 1' : g{x, p) se face iirsta'taneuprin cLC. Dar in realitate pentru fiecai-e bit ii cui.l*tuiui r pot existatimpi de propagare diferili, deci apar in timp mai murte cr-rr.inte de ie-;ire eronate (hazard combinalionalj pini cinh se stabileste cur-irrtul co-rect Y, care. apare n.mai d'pi timpLrt cle propagaie cel mai lung prinruleaua combinationali. Eliminarca-hazai'.iului se realizeaz; prin"in'tro-ducerea.;i pentru cuvintul de iesire 1- a unui circuit de memorii-e. Gene-t:area (citirea) Iui Y apare numai dupi rnomentele de ract kr (k : l, z,3, ...) fig. 3.1, c.

Aceasti structuri generalS. de circuit trogic _sec.,-ential este d.enu_mitl. atttomat secvenlial-(ma;inn) cte tit' )Icoi1. L-n caz particular deautomat, denumit tip Moore, se obline cind in relatia (j.3) functia ctetranzi(ic a ie;irilor. a.rc forma g(-y;?) : g(p) : I'. ioici'ie;irile sinttunc{ie numai de sirrile actuale, figura 3. r, d. Existi algorirmi'dc trans-formare a unui automat Mealv iir automat Moore -.i"inr-ers [1g].circuitele secventiale sincrone lloore sau $Iealr- cu noilelul mate-matic dat de_relafia (3.3),. pot fi des,crise, in coniportarea lor, prin treimetode: tabele de tranzllii, grafuri de tranzifii, oiganigrarne, frgura 3.2(eventual ;i diagrame de timp aie semnalelori.

un tabel d.e tran'zilii exprimd. toate transformirile stirii urmdtoare(/:-f x Q.- I ;i ale mlrimii'dc icsire (s:f x e---,\' ) s*b iormi tabela*-r.ln capul coloanclor se indici toate mirimile d"c intr.ar.e. iar. la inceputuirindurilor toate stirile circuitului. La intersec{ia unei col.oane corespun-zS.toare intririi rr, cu rindul corespunzitor stirii g, se inscrie starea.

a unui CLS asincr:on;sincronizate; d - CLS

- "f: X x Q n f este fu,nclia de trattziJie a stdriloycare define;te procesul destirilor, dcpend-ent doar detorul mdrimilor- de intrare)prezenti (actuala) :

-g:I x Q-* I" este funclia de trart:ilie (relafia (3.1) a iegirilo,care defineste procesul de niodificare aiegirilor, clependent doar c1e intrare (vec_torul de intrare) ;i de starea prezenti(actualL).

Deoa'ece rnr-txfimea c*r-i.teror ce se pot forma pe ceie trei murliml(a1e variabilelor de intrare principale, r'ariabileloi de iesire, variabi-

8081

..ta\ x1 xn Y

Q1 r ( xrr{t) f{xn/ 91) q rq.l

o f{X1,o., t (xn,q, 9 t 9.r)

9uP t(X1,t2t (Xnrg2D 9(q.pj

b)

AUTOMAT I"4 EA[Y AUTOI'1AT M OOR E irrclcpendentS. de mirimea cuvintutrui de intrarez.i\Ii ia forma din figura 3.2, b.

i-tr:! i"EnL z:Ata cE

lLJl\ 5 NGUR TIC:

STAR EA 3

Fig. 3.2. Modalitdfi de reprezentare a rnodelului matematic aI unui cLS de tip Mealy,respectiv lloore; r.r, b - tabeie de tranzitie i c, d - gra{uri cle tranzilie;

",,f J orgaii_

grame {pentru circuite sincrole);

urmitoare dati de funcfia /, respectiv mbrimea de iegire datd de func-1l S, figura .3.2, a..Dace circuiiul secvenfial coresplnde unui modelMoore, atunci transformarea rnlrirnii de iesire g(X, Q) : g(Q): y este

E2

craful de tr,anzilii constituie o reprezentare graficd. a modeluluiln;rtematic. StS.rile circuitului sint trecule in cercule]e care sintnodurilegrafuiui. intre doui stdri qr,s.i g* existi o linie marcati cu s5geatd. cu,lireclia 991^ qtla qo, dac6,, gi numai daci, exist[ o mirime di intrare.r,,, astfel incit f\x,,,q1)

=^qr. ii.se. obline c mlrime de ie;irc lt: g(Xr,

q). In rpoteza condi,tici indeplinite, pe linia de legdturi'se va no'[i r,?i yl;^figura 3.2, c corespun-de_ _pentiu un model-de automat Mealy,iar 3.2, d pentru un automat Mbore.

-In_figura 3.2, e este,reprezentatd" orgau,igrama pentru un automat]t'[ealy^[3]. De exemplu, din starea 5la aplicirea imipulsului de tact setrece in starea 3, stare in care se testea2i cuvintui de intrare x. Infunclie de.bifii cuvintului de intrare rezult/a. un anumit cuvint de iegire;i respectiv o anumitS" stare urm5toare. Pentru un cuvint de intrareX : 2te rezult| cuvintul de ie;ire ,\' : J'n,iar starea urmb.toare (nume-rotati) este _12, in care se trece doar li urmi.torul impurs de tact. I-arin automat }Ioore, figura ? ?,f , de exempiu, cind se iplicl" un impulsde tact se trcce din starea 9 in starea 1i, stare in care s6 gene.earliot-<ieauna iegirea-Y_:.y, (care,nu depinde de c*vintul de intiare). i" i"".-lie de cuvintul de intrare, la urmitorul impuis c1e tact se tiece intr,os'iare urmS"toare. in practicl, organigrama ^poate fi mai simpr[ (decitcazurile generrle prezentate mai sui) prin-faptui c[ intr-o anumitJ-stare, fizic se poate aplica doal un sinfiu? cu'irrt de intrare, dcci se tcs-teazi- numai acea valoare de cu'i.t x,. Sau, ;i mai simplu, doar u'ulsau numai citiva biti din cuvintul de intrare se testeazb.-pentru aflareastirii urmiitoare si a'ie;irii. Aceasii iorma de organigramelulnc5. citeva-specificalii t or ii utiiizate pentru c"riti"t".'i.r;1i";t.ii unui ASI{(i 3.4).

. circuitul logic combinalional se deduce acum ca un caz particularde cLS ,la care spaliul stlriior (in retratia (3.3)) este multiinea vidii-0 : O. Pentru acest caz rezultd.:

a)./i.tD X X---+ O, deci funclia de tranzitie a sti"r-iior (reiafia (3.2))nu existS";

b) g: (D X X ---+ Y, deci g: X --' 1., domeiriul de definitie al func-liei de-tranzilie a ie;irilor se ieduce la spatiui intri.riior: g este icienticir-cLr F din relalia (2.4).Cu aceste particularizS.ri relalia (3.3) se reduce la:

gi tabelul dc tran-

C":(X, Y,O,g-F) : {,X,\.,F'):C". (3.4)

STi"Ii EA 5

i

T

Reialia (3.4) exprimi faptui c5. un cLS la care multimea stirilor esternu{imea vidl se reduce la un CLC (vectorul de iegire depinde doar devectorul de intrare).

in continuare se vor prez,enta citeva din circuitele secvenfiale tipicesi care se gS.sesc sub form5. integrati.

r(xr 9l;glxr,tt)

(x1, gi) i 9 (xt, q2 )

B3