Etapa a V-a

Etapa a V-a

S se simuleze n PSpice porile de baz: NOT, NAND 2, NOR 2, NAND 3, NOR 3, NAND 4, NOR 4,realizate cu tranzistoarele proiectate n etapa anterioar. Pentru aceasta se dau schemele structurale:

Poarta NOT i caracteristica static de funcionare a acesteia.

Poarta NAND 2Poarta NOR 2

Poarta NAND nPoarta NOR n

Pentru poarta NOT se cere: realizarea circuitului (alimentare la 5V), ridicarea caracteristicii statice de funcionare (variaia tensiunii de ieire n funcie de tensiunea de intrare, cnd tensiunea de intrare crete liniar de la 0V la 5V, joasa frecven), simularea tranzitorie (variaia tensiunii de ieire, n timp, pentru semnal dreptunghiular la intrare, ntre 0V i 5V). Se va determina frecvena maxim a semnalului de intrare pentru care forma dreptunghiular a semnalului de ieire nu se deterioreaz.Pentru restul porilor se cere: realizarea circuitului (alimentare la 5V), simulare tranzitorie (variaia tensiunii de ieire pentru stimuli de intrare care acoper n totalitate toate combinaiile logice ale intrrilor, conform tabelului logic al porii).

Se vor prezenta, pentru fiecare dintre pori: schema PSpice a porii, caracteristica static de funcionare (numai pentru poarta NOT), stimulul de intrare mpreun cu ieirea pentru semnalul dreptunghiular de frecven maxim la intrare (numai pentru poarta NOT), stimulii intrrilor mpreun cu ieirea porii logice (pentru simularea tranzitorie).

Toate porile vor fi salvate ca module, cu nume sugestive, pentru a putea fi utilizate n etapa urmtoare.

NOT

fmax=10kHz

NAND 2

NOR 2

NAND 3

NOR 3

NAND 4

NOR 4