Capitolul 1 Port ¸i Logice P1.1 Rezolvare: F 1 =AC+B _ 0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 0 1 1 0 0 1 1 A B C 0 1 1 1 0 0 1 1 Figura P 1.1 -a a) Partea dreapt˘ a a identit˘ at ¸ii este: F 1 =(A + B + C)( A + B + C)( A + B + C) =(A A + AB + AC + AB + BB + BC + AC + BC + CC)( A + B + C)= =(AB + AC + AB + B + BC + AC + C)( A + B + C)= =[C(A + B + A + 1) = B(A + A + 1)]( A + B + C )= =(C + B)( A + B + C)= = AC + BC + C C + AB + BB + B C = = AC + B(C + A + B + C)= = AC + B Expresia rezultat˘ a este identic˘ a cu partea stˆ anga a identit˘ at ¸ii. ˆ In transform˘ arile analitice s-au folosit relatiile: A · A =0,A +1=1,A · A = A, A + A =1,A · 1= A 1
Transcript
Capitolul 1
Porti Logice
P1.1Rezolvare:
F1 =AC+B_
0010
00
1001110111
00110011
A B C01110011
Figura P 1.1 -a
a) Partea dreapta a identitatii este:F1 = (A+B + C)(A+B + C)(A+B + C)= (AA+AB +AC +AB +BB +BC +AC +BC + CC)(A+B + C) == (AB +AC +AB +B +BC +AC + C)(A+B + C) == [C(A+B +A+ 1) = B(A+A+ 1)](A+B + C) == (C +B)(A+B + C) == AC +BC + CC +AB +BB +BC == AC +B(C +A+B + C) == AC +B
Expresia rezultata este identica cu partea stanga a identitatii.In transformarile analitices-au folosit relatiile:
A ·A = 0, A+ 1 = 1, A ·A = A,A+A = 1, A · 1 = A
1
2 CAPITOLUL 1. PORTI LOGICE
Se poate obtine direct expresia din partea dreapta, fara a efectua ınmultirile terme-nilor din paranteze daca ın partea stanga se aplica axioma distributivitatii. (veziExemplul 1.3). Tabelul de adevar este prezentat ın Figura P1.1-a
b) Partea dreapta a identitatii este:F2 = (A CD +ACD + (AB C +ABC) +ACD == CD(A+A) +AB(C + C) +ACD== CD +AB +ACD = (CD +ACD) +AB == D(C +AC) +ABExpresia rezultata este identica cu parta stanga. Tabelul de adevar este prezentatin Figura P1.1-b
F2
__=AD+CD+AB
_A B C D0 0000000011111111 1
111 0
011 1
010
0000
1100
1010
1111 0
011 1
010
000
0011 1
010 0
101010111110100
Figura P 1.1 -b
c) Partea stanga a identitatii este:F3 = D(A+B + C +D)(A+B + C +D) == D(AA+ AB + A C + A D + AB + BB + BC + BD + AC + BC + CC + CD +AD +BD + C D +D D) == D(0 + AB + A C + A D + AB + B + BC + BD + AC + BC + 0 + CD + AD +BD + C D +D) == D(B(A+A+ 1 + C +D + C) +A C +AC +D(A+A+ C + 1)) == D(B +A C +AC +D)Expresia finala pentru partea stanga a identitatii este:F3 = BD +A CD +ACDTabelul de adevar este prezentat ın Figura P1.1-c
3
A B C D0 0000000011111111 1
111 0
011 1
010
0000
1100
1010
1111 0
011 1
010
000
0011 1
010 0
100010100010101
F3 =F4 =BD+ACD+ACD__
Figura P 1.1 -c
P1.4
Rezolvare:Solutia este prezentata ın figura P1.4
A B*
A B*
+ +A+B=A B+A B* =(A B )*AB_____ __
+* +*B =(A )B 1A
A B*
A B*
A* B___
A* B___
+A B
+A B
11A+B___
+____
+A B ++____
( )=( )BA 1
+A B____
=1+A B
____
*
=1BA
=1BA
de operatori
Operatorul logic
Setulcomplet
NOTA A
_ NANDA
B
&A
B
=1A A
1
A=A 1
_________
&A
B
A
B&
=11
____
=1
A+B
A B
=1
&&
=1
=11
1
1
BA
=1 =1
=1&&
1
1
A+B
____ ______ ___A+B=( ) AB*
____
A
B
BA
NXOR
=1B
A
1
ORA+BA
B
A+BA BAND
&A
B&
____
AB+AB_ _
NOR
Figura P 1.4
P1.5
Rezolvare: a) - corect; b),c),d) - incorecte
4 CAPITOLUL 1. PORTI LOGICE
yBA
y
BA
y
b)
yAB
y
AB
y
yABy
a)
ABy
c)
A
By
d)
AB
y
Figura P 1.5
P1.6
Rezolvare:Pentru implementarea cu porti NAND:
A⊕B = AB +AB = AB +AB = (AB) · (AB)
Pentru implementarea cu porti NOR:
A⊕B = AB +AB = AB +AB = (A+B) + (A+B) = (A+B) + (A+B)
Se observa ca ın ambele implementari anterioare se irosesc doua porti pentru imple-mentarea negatelor A,B. Ulterior,acestea se aplica pe cele doua “canale“.Se pot rescrieexpresiile astfel ıncat sa apara un termen comun ın ambele “canale“, termen care consumanumai o poarta, ın felul urmator:
AB = AB +AA = A(B +A) = A(AB)
AB = AB +BB = B(A+B) = B(AB)
Deci: A⊕B = A(AB) ·B(AB),cu implementarea reprezentata ın Figura P1.6-a. A+B =
(A+B) +B; A+B = A+ (A+B)
deci A⊕B = (A+B) +B +A+ (A+B)
+Α Β+Α Β
Α
ΒB
A
a) b)
Figura P 1.6
5
P1.7
Rezolvare:Pentru tabelul de adevar, Figura P1.7-a, al functiei logice OR se considera toate cele optcombinatii care se pot forma cu cele trei variabile binare: valoarea adevarata pentru Apoate fi notata fie cu A.H sau fie cu A L; valoarea adevarata pentru B poate fi notata fiecu B.H sau fie cu B L; valoarea adevarata pentru C poate fi notata fie cu C.H sau fie cuC L.
B.HA.H O.H
A L_ A L_O_ LO_ L O_ L O_ LB_ L B_ L
O_ LO_ LO_ L O_ L A L_A L_
B_ L B_ L
A L_B_ L A L_ B_ L
B_ LA L_ A L_
B_ L
FalsFals
AdevaratAdevarat
A
AdevaratFals
Adevarat
Fals FalsCB
AdevaratAdevaratAdevarat
O.H O.H
A.H O.H0 0 10 1 0
1011 1 1
B.H0111
0011
O.H0101
A.H B.H O.H0 0 10 1 1
0011 1 1
O.H0 0 10 1 1
1011 1 0
a) b) c) d)
B.HA.H A.H
B.H
A.H B.H A.H B.H0 0 1 0 0 0 0 0 0 0 0 00 1 0
0011 1 0
0 1 1001
1 1 0
0 1 0101
1 1 0
0 1 0001
1 1 1e) f) g) h)
O.HA.HB.H
Figura P 1.7
P1.8
Rezolvare:Exista urmatoarele trei modalitati de conectare a intrarilor neutilizate la portile AND,NAND, si OR,NOR (prezentare ın Figura 1.8)
a) se conecteaza ımpreuna cu o intrare utilizata a portii;
b) se conecteaza la Vcc (“1“) sau la masa (“0“);
c) se conecteaza la iesirea unei porti neutilizate.
6 CAPITOLUL 1. PORTI LOGICE
neutilizateutilizatautilizata
utilizatautilizata
neutilizate
neutilizatautilizatautilizata
Vcc=+5V
neutilizatautilizatautilizata
neutilizatautilizatautilizata
TTL
CMOS
TTL
TTL
Vcc=+5V
R=1K
Vcc=+5V
R=1K
TTL
poartaneutilizata poarta
neutilizata
a)
utilizatautilizataneutilizata
TTL
CMOS
b)
intrare neutilizata intrare
neutilizata(in stare L)
(in stare H)c)
Figura P 1.8
P1.9Rezolvare:
Caderea de tensiune pe rezistenta R nu trebuie sa depaseasca marginea de zgomot ıncurent continuu ın starea H si ın starea L:
RH ≤MH
IIHmax=
0.4V
40µA= 10KΩ
RL ≤MH
IILmax=
0.4V
1.6µA= 250Ω
R ≤ min(10KΩ, 250Ω)
7
Se alege o rezistenta ın jur de 100Ω, pentru a nu distruge complet marginea de zgomot.
P1.10Rezolvare:
a) Poarta 74HC MOS nu poate comanda LED-ul deoarece curentul generat si absorbit laiesire I0H(max), I0L(max) au valoarea de 4mA, mai mica decat valoarea curentului necesariluminarii diodei (ID=8 mA).b) Poarta 74LS TTL poate comanda dioda numai ın conexiunea reprezentata ın FiguraP1.10
ID=8mAUD=1,6V
VCC =+5V
R
74LSTTL
Figura P 1.10
P1.11Rezolvare:
Ra ≤[Vcc(min) − VIH(min)]
IIH(max)=
4.75V − 2V
20µA=
2.75V
20µA= 135KΩ
Rb ≤[VIL(max) − 0V ]
IIL(max)=
0.8V − 0V
400µA=
0.8V
400µA= 2KΩ
Disipatie pe Ra: 0.053 mW (comutator deschis),0.185 mW (comutator ınchis).Disipatie pe Rb: 0.32 mW (comutator deschis),12.5 mW (comutator ınchis).
P1.12Rezolvare:
Se vor determina nivelurile logice si factorii de ıncarcare la iesire ın starea H si ın stareaL.
a 74HC00 comanda patru porti 74LS00:In starea H: VOH(min) = 4.9V > VIH(min) = 2V . Deci, nivelul garantat de tensiunela iesirea portii 74HC00 satisface cu prisosinta nivelul permis de tensiune la intrareaportilor 74LS00.
MH = 4.9V − 2V = 2.9V
4 · IIH(max) = 4 · 20µA = 80µA < IOL(max) = 4mA
8 CAPITOLUL 1. PORTI LOGICE
Curentii absorbiti de cele patru porti 74LS00 pot fi generati de poarta CMOS.
In starea L: VOL(max) = 0.1V < VIH = 0.8V . De asemenea, nivelurile de tensi-une sunt satisfacute
ML = 0.8V − 0.1V = 0.7V
4 · IIL(max) = 4 · 400µA = 1.6mA < IOL(max) = 4mA
Curentii generati de cele patru porti 74LS00 pot fi absorbiti de poarta CMOS.Rezulta ca cele patru porti 74LS00 pot fi comandate de o poarta CMOS.
b 74LS00 comanda patru porti 74HC00:In starea H: VOH(min) = 2, 7V < VIH(min) = 3, 5V . Rezulta ca nivelul garantat detensiune la iesirea portii 74LS00 este mai mic decat nivelul de tensiune permis laintrarea portilor 74HC00. Pentru a se asigura nivelul permis de 3,5V se conecteazala iesirea portii o rezistenta Rp de “tragere ın sus“ (pull−up) a tensiunii la valoareaVCC , asa ca ın Figura P1.12 (Rp se calculeaza ca Ra ın problema P1.11).
In starea L: ın prezenta rezistentei Rp poarta 74LS00 trebuie sa asigure nivelulgarantat al tensiunii de iesire VOL(max) = 0.4V < VIH(max) = 1V . Din Figura P1.12se obtin urmatoarele relatii:
Rp ≥VCC(max) − VOL(max)
IOL(TTL) − 4 · IIL(CMOS)
ML = VIL(max)CMOS − VIL(max)TTL
rezultand valorile:
Rp ≥5, 25V − 0, 4V
8mA− 4 · 1µA =4, 85V
7, 996mA= 606Ω
ML = 1V − 0, 4V = 0, 6V
ILI
ILI
ILI
VOL(max)
IOL
VCC
RP
+5V
74LS00
74HC00
Figura P 1.12
9
P1.13
Rezolvare:Pentru tranzitia 0→ 1 : τd = τHL + τLH + τHL = 4 + 6 + 4 = 14ns.Pentru tranzitia 1→ 0 : τd = τLH + τHL + τLH = 6 + 4 + 6 = 16ns.In intervalele hasurate din formele de unda reprezentate ın Figura 1.13-b, semnalul poatesa fie “0“ sau “1“, ın functie de timpul real de propagare prin inversor. De notat ca timpiide propagare se aduna. Deci, timpul total de propagare minim/maxim prin circuit estesuma timpilor de propagare minim/maxim prin fiecare inversor. Aceasta ınseamna caferestrele reprezentand intervalele ın care valorile semnalelor nu sunt exact definite devindin ce ın ce mai largi pe masura propagarii prin circuit. Datorita amplificarii ın tensiune acircuitelor de comutatie, timpul de crestere τr si cel de coborare τf nu cresc pe masura ce
semnalele se propaga succesiv prin circuit. In practica, acest aspect, nici nu se consideradecat atunci cand circuitul este analizat pentru o functionare analogica.
B
CD
A
BA C D
b)a)
4 6
10 16
14 22
6 10
10 16
16 20
Figura P 1.13
P1.14
Rezolvare:Conform algebrei Booleene,considerand ca tranzitiile variabilelor se realizeaza instanta-
neu:
A = 1→ A = 0;C = 1;C = 0;D = 0;B = 1
Indiferent de valoarea logica a variabilei A, variabila are totdeauna valoarea B=1.Pe durata regimului tranzitoriu, intervalul dintre primele trei linii verticale trasate punc-tat ın figura P1.14, postulatul de existenta a complementului nu mai este respectatX + X 6= 1;X ·X 6= 0. Acest circuit poate fi utilizat pentru detectarea fronturilor poz-itive sau negative ale semnalului A prin producerea de impulsuri (simularea functionariicircuitului monostabil).C - genereaza un impuls “0“ numai la aparitia frontului pozitiv al semnalului A;C - genereaza un impuls “1“ numai la aparitia frontului pozitiv al semnalului A;D - genereaza un impuls “1“ numai la aparitia frontului negativ al semnalului A;B - genereaza un impuls “0“ numai la aparitia ambelor fronturi ale semnalului A.
10 CAPITOLUL 1. PORTI LOGICE
τpτp τp
t
t
t
t
t
t
A
C
C
D
A
B
Figura P 1.14
P1.16Rezolvare:
Viteza de variatie a semnalului de comana la intrarea portii CMOS este determinata deconstanta de timp RpCp. Capacitatea CP , fiind capacitatea echivalenta la iesirea portii74LS01, nu mai poate fi micsorata. Cresterea vitezei de variatie a semnalului de coamndapoate fi obtinuta doar prin micsorarea valorii rezistentei Rp. Micsorarea acestei rezistentepoate fi efectuata doar pana la valoarea minima Rpmin care stabileste curentul de iesireal portii 74LS01 la valoarea maxima IOLmax = 8mA si o tensiune VOLmax = 0.3V (figurab).
Rpmin =VCC − VOLmax
IOLmax=
5V − 0.3V
8mA= 587.5Ω
Se alege:Rpmin = 590Ω.Puterea disipata pe Rp, ın cazul cand semnalul de comanda VI al portii 74LS01 este unsemnal dreptunghiular cu factor de umplere 1/2, se calculeaza cu relatia:
PRp =(VCC − VOLmax)2
2 ·Rp=
4.72
1180= 18.7mW
Valoarea maxima a rezistentei se determina din conditia de realizare a niveluilui VIHmin =3.5V pentru poarta 74HC00, rezistenta fiind parcursa de curentul rezidual la iesirea portiicu colectorul ın gol 74LS01:IOHr = 100µA(figura c).
Rp =5V − 3.5V
100µA= 15KΩ
11
Alegerea valorii rezistentei Rp aproape de Rpmax duce la micsorarea vitezei de variatiepentru semnalul de comanda al portii CMOS.
P1.17Rezolvare:
Deoarece curentul de intrare ıntr-o poarta CMOS este neglijabil, ecuatia curentilor ınpunctul A are forma:
I =V1 − VAR1
=V0 − VAR2
→ V1 = (1 +R1
R2) · VA −
R1
R2· V0
Cand tensiunea VI creste de la 0V spre VCC pragul de comutatie al portilor este realizatpentru VI = Vps :
Vps = (1 +2
10) · VT −
2
10· VOLmax = 1, 2 · 2, 5V − 0, 2 · 0, 1V = 3V
Cand tensiunea VI descreste de la VCC spre 0V pragul de basculare al portilor este realizatpentru VI = Vpi :
De fapt, acest circuit este un trigger Schmitt neinversor.
VOLmax
VOHmin
VI VA
VOR2
R1
Vpi Vps
VIVOLmax
VOHmin4.9V
Vpi
Vps
VI
VO
VO
4.9V
2K
10K
I
c) b)
a) t
tt
3V
2V
4V
3V
2V
A
0.1V 0.1V
Figura P 1.17
P1.18Rezolvare:
Structura retelei de porti este prezentata ın figura P1.18
12 CAPITOLUL 1. PORTI LOGICE
EFGH
IJ
K
BC
A
F=(ABC+D)EF+GH(I+J+K)
Figura P 1.18
P1.20
Rezolvare:Pornind de la intrarea retelei spre iesire, dupa fiecare poarta se determina expresia logicaa iesirii respective care este apoi intrarea la unele din portile urmatoare. Pentru reteauadin figura la iesirile portilor se deduc:I1 → A, I2 → DG1 → AB,G2 → CD,G3 → BC,G4 → ACD;G5 → CD +BC;G6 → AB(CD +BC);G7 → ACD +AB(CD +BC) = ACD +ABCD +ABC.
P1.22
Rezolvare:In reteaua de comutatie din figura contactul normal deschis este notat cu variabila nenegata(A), iar contactul normal ınchis este notat cu variabila negata (A). Functia logica L esteadevarata cand circuitul becului se ınchide pe una din cele patru ramuri ın paralel, dacatoate contactele de pe aceasta ramura sunt ınchise. Se obtine urmatoarea expresie logica:
L = ABC +ABC +ABC +ABC
Functia L se implementeaza cu porti ca ın Figura P1.22-a. Aceeasi functie poate fi expri-mata numai ca functie XOR ın felul urmator:
L = C(AB +AB) + C(AB +AB) = A⊕B ⊕ C
Implementarea este prezentata ın Figura P1.22.
13
L
A B C
L
A B C
a) b)
Figura P 1.22
P1.23
RezolvareUrmarind toate caile de ınchidere a circuitului intre cele doua borne AB, se deduce functialogica:
Rezolvare:Se urmareste pe fiecare cale de transfer de la intrare spre iesire si se obtine g = (A+B)C+CD. Variatia semnalului la iesire este prezentata ın figura P1.24.
14 CAPITOLUL 1. PORTI LOGICE
AB
y
x1x2x3x4
DC
Figura P 1.24
P1.25Rezolvare:
Expresia analitica a iesirii este: y = ABC +DE. Cand y are aceeasi variatie ca iesirea dela poarta G3 ınseamna ca permanent G2 = L. Continuand rationamentul, fie G1 fie G2
sunt defecte cu iesirea permanent ın starea L.
P1.27Rezolvare:
a) y = ABC D;
b) y = ABC ·DE · FG;
c) y = ABC DE F GH ;
Valoarea rezistentei se calculeaza cu relatia:
VCC + ∆VCC − (VILmax −ML)
IOHmax −N · IILmax≤ R ≤ VCC −∆VCC − (VIHmin +MH)
m · IOHmax +N · IIHmaxm - este numarul de porti cu colectorul ın gol conectate la rezistenta R iar N este numarulde intrari comandate.
P1.28Rezolvare:
a) In starea L, VOLmax = 0.1V , rezulta o cadere de tensiune de 5V − 0.1V = 4.9V perezistenta de 120Ω deci un curent de 40.8mA >> IOLmax=4mA. Poarta nu poatecomanda o rezistenta de 120Ω ın starea L.
b) aplicand teorema lui Thevenin pentru divizorul de 270Ω si 330Ω pe iesire rezulta uncircuit echivalent format dintr-un generator de tensiune de 2.25V si cu o rezistentaserie de 148.5Ω. In starea H caderea de tensiune pe rezistenta serie este VOHmin −2.25V = 4.9V − 2.25V = 2.65V este parcursa un curent de 2.65V
148.5Ω = 17.8mA >
15
4mA = IOHmax. In starea L caderea de tensiune este de 2.25V-0.1V=2.15V; 2.15V148.5Ω =
14.4mA > 4mA = IOLmax. Poarta nu poate comanda divizorul de 270Ω si 330Ω peiesire.
P1.29Rezolvare:
RH =(VDD − VOHmin)
IOHmax=
5V − 4.9V
0.04mA= 2.5KΩ
RL =VOLmaxIOLmax
=0.1V
4mA= 25Ω
P1.30Rezolvare:
Rezistente de valoare mai mica duc la timpi τLH mai mici, dar disipa mai multa putereın starea L. Rezistente de valoare mai ridicata determina timpi τLH de valoare mai maredar consuma mai putina putere ın starea L.
P1.31Rezolvare:
R =(5V − 1.6V − 0.37V )
10mA≈ 300Ω
P1.32Rezolvare:
Conectare la VCC :
RH ≤VCC − VOHmin
IIHmax=
(5V − 2.7V )
20µA= 115KΩ
Pd =∆V 2
RH=
2.32
115 · 103= 0.46mW
Conectare la masa:
RL ≤VOLmaxIILmax
=0.4V
0.4mA= 1KΩ
Pd =∆V 2
RL=
0.16
1 · 103= 0.16mW
Rezistenta RH consuma de aproape 3 ori mai multa putere decat RL.
P1.33Rezolvare:
Cu iesirea portii ın H, bobina releului va “trage“ iesirea portii spre +12V deci va fi un
16 CAPITOLUL 1. PORTI LOGICE
curent de valoare mare spre sursa de +5V deci tranzistorul T4 se va distruge. La fel se vadistruge si T3 cand poarta este ın starea L. Nu se sugereaza o astfel de comanda; pentruo astfel de comanda trebuie sa se utilizeze o poarta cu colector (sau dren) ın gol.
P1.34
Rezolvare:
a) F = (W ·X) · (Y · Z) = WX + Y Z
b) Aplicand relatia de la problema P 1.27 se obtine R1max ≤ 9.58KΩ
c) Aplicand aceeasi relatie se obtine R2max ≤ 11, 5KΩ, R2min ≥ 1.125KΩ
P1.35
Rezolvare:Starea H pe magistrala: Un buffer este emitator (genereaza curentul de 2.6mA) pe magis-trala si absoarbe curent de pe magistrala (n − 1) buffere care sunt ın HZ si n intrari(inversoarele 74LS04) deci (n− 1 + n) · 20µA ≤ 2.6mA→ n ≤ 65Starea L pe magistrala: Un singur buffer este ın starea L deci poate absorbi un curent de24mA, dar mai absoarbe curentul de 20µA celelalte n−1 buffere care sunt ın HZ. Genereazacurent toate cele n intrari de la cele n inversoare 74LS04. Rezulta (n−1)·20µA+n·0.4mA ≤24mA,n ≤ 57. Deci la magistrala pot fi conectate maximum 57 de module.
P1.36
Rezolvare:Initial x = 1 · P = P . Diodele conectate pe intrarea portii -3 ımpreuna cu rezistenta Rformeaza un circuit Min, care ın logica pozitiva realizeaza operatorul AND deci (RS) ·(UV ). Iesirea x va avea expresia logica (RS) · (UV ) · P = RS + UV + P = x.
Marginile de zgomot: Intrarea I a portii 3 va fi ın stare H numai cand iesirile portilor1 si 2 sunt ambele ın stare H; pentru celelalte combinatii ale acestor doua iesiri (L-L, L-H,H-L) intrarea I va avea VIL = VOL + VDioda. Rezulta ca ın starea H marginea de zgomota portii 3 pe intrarea I se mareste cu valoarea caderii de tensiune de dioda ın conductieVDioda ≈ 0.7V , dar ın stare L marginea de zgomot se mocsoreaza cu ≈ 0.7V .
P1.37
RezolvareStructurile circuitelor pentru aceste functii sunt date ın Figura P1.37.
17
DDV
F1
F1 A+BC
F2
DDV
F2 A(B+C)
C
B
A
=
A
BC
=
Figura P 1.37
P1.38Rezolvare
Structura este prezentata ın Figura P1.38
VDD
A1
B1
C1
A2 A3
B2
F
Reteaua nMOS
A1
A2
A3
B1
B2C1
VDD
F
Reteaua pMOS
Reteaua
ReteauapMOS
nMOS
Figura P 1.38
P1.39Rezolvare
a) Functia F este de tipul AND-OR-NOT si are structura din Fgura P1.39.a;
b) Graful pentru reteaua n si graful pentru reteaua complementara este desenat ınFigura P1.39.b. Se poate gasi un drum eulerian (parcurge neıntrerupt toate arceleo singura data). Pentru reteaua n este VSS −A−B −C −D − F si pentru reteauap este F −A−B −C −D− VDD. Rezulta ca atat linia de difuzie n∗ cat si linia dedifuzie p∗ sunt neıntrerupte peste care se suprapun zonele de siliciu, care formeazaportile, ın ordinea A, B, C, D. Layoutul simplificat este prezentat ın Figura P1.39.c.
18 CAPITOLUL 1. PORTI LOGICE
DDV
VSS
C
D
A D
DDV
VSS
F
DDV
VSS
D D
S SD
I3
I2
FF
difuzie p+
difuzie n+
C
B
A
D
Drumul Euelian
SSV −A−B−C−D−F
F−A−B−C−D−V
F
C
BI1
DD
A
A B C D
a) b) c)
reteaua pMOS
reteaua nMOS
S D
D D D S
S SS D
Linie de
Linie de
D
I1
I2
I3
Figura P 1.39
P1.40Rezolvare
!!!!!!!!!!!!!!!!""""""""""##########
VDD
VDD
A B
B
A
AB
SD
FAB
S D SS
B
A
AB
A B
F
SD
VSS
A
a) b) c)
B
A B
A B B A
difuzie p+Linii de
Linii dedifuzie p+
D D
D S D D
S S D S
S D
Figura P 1.40
a) Circuitul de coincidenta realizeaza functia logica NXOR (SAU EXCLUSIV NEGAT)
F = A · B + AB care se poate rescrie sub forma F = AB +AB. Circuitul pentruaceasta functie este desenat ın Figura P1.40-a, cu graful pentru reteaua n-MOS sip-MOS ın Figura P1.40-b;
b) Nu s-a putut gasi un drum eulerian asa ca circuitul s-a descompus ın doua circuite:
19
primul care calculeaza A ·B si al doilea care calculeaza (A ·B) +AB. Rezulta caeste necesar sa se difuzeze o linie de tip n+ ıntrerupta si la fel o linie de difuziede tip p+ ıntrerupta. Pe prima pereche de segmente de linii difuzate (p+, n+) suntsuprapuse doua bare de polisiliciu pentru portile A, B iar pe a doua pereche desegmente de linii difuzate sunt suprapuse trei bare verticale de polisiliciu pentruportile AB, A, B, Figura P1.40-c.
P1.41Rezolvare:
1. a: B = 1, G = 43 · 1 = 4
3 deci Fa = GHB = 43 · 1 · 6 = 8
b: G = 1 · 52 = 5
2 , B = 1, Fb = GHB = 53 · 6 · 1 = 10;
2. Da = 2 · 8 12 + 3 < Db = 2 · 10
12 + 3, deci circuitul a este mai rapid.
3. x = (1 · 6c)/8 12 = 2, 12c, y = (5/3 · 6c)/10
12 = 3, 16c.
P1.42Rezolvare:
1. In primul rand, efortul pe fiecare etaj este prea mare. Se recomanda un efort pe unetaj ın anumite limite. Daca efortul pe etaj se modifica ın intervalul 2.4 pana la 6atunci abaterea fata de ıntarzierea minima este de cel mult 15% . In al doile rand, laefortul total de F = 10 · 9 · 7 = 630 din Tabelul 1.15 se recomanda un numar optimde etape N=5 (si nu 3).
2. Daca se adauga doua etaje inversor, care nu schimba functia logica, si atunci seajunge la un efort pe etaj de f = 630
15 ≈ 3.6
P1.43Rezolvare:
Poarta NAND4 are g=2 si p=4. Se va considera cazul cel mai defavorabil adica ın toatecele opt niveluri sunt poti NAND4, efortul pe nivel va fi gihi = 2 ·3 = 6, deci F = GHB =68 · 1 = 68. Rezulta ıntarzierea pe traseu D = 8 · F 1
8 + 8 · 4 = 8 · 6 + 8 · 4 = 80. Deciintervalul de timp cel mai mic trebuie sa fie mai mare sau egal cu ıntarzierea absoluta petraseu adica 80τ
P1.44Rezolvare:
Relatiile pentru ıntarzierea pe fiecare din variantele de NAND8 sunt:
a) D = 2(3.33H)12 + 9
b) D = 2(3.33H)12 + 6
c) D = 4(2.96H)14 + 7
20 CAPITOLUL 1. PORTI LOGICE
d) D = 6(2.9H)16 + 9 (varianta modificata)
Concluzia este ca: mai multe etaje pot comanda sarcini mai mari realizand ıntarzieri multmai mici decat ıntarzierile care se pot obtine pentru comanda acelorasi sarcini dar cu unnumar mai mic de etaje.
P1.45Rezolvare:
Avand acelasi efort electric rezulta ca ıntarzierea este determinata numai de efortul logic.Ori din Tabelul 1.13 rezulta ca poarta NANDn este mai rapida decat poarta NORn
deoarece hNAND = (n+γ)1+γ < hNOR = 1+nγ
1+γ
P1.46Rezolvare:
Considerand punctul M ıntr-o pozitie mediana pe linia de magistrala, Figura P1.46-a
∆Ι0
V0∆V CC
masa
Linie de magistrala M 100Ω
100Ω
VO
Buffer
1 din 80.2 V
0
3 ns CB 1
CB 1 CB n
masa
a) b) c)
50 mA
2.7 VLinie de alimentare
Figura P 1.46
bufferul “vede“ o impedanta de 100Ω||100Ω = 50Ω. La un salt al tensiunii la iesire de∆V0 = 2.7V − 0.2 = 2.5V este fortat un curent de iesire de ∆I0 = ∆V0
50Ω = 50mA, FiguraP1.46-b. Daca simultan comuta din L ın H toate cele 8 buffere de pe cip rezulta un curentIo = 8 · 50mA = 400mA dar pentru a se realiza conditia ∆VCC ≤ 0, 1V , capacitatea dedecuplare se calculeaza astfel:
CB =I0 ·∆t∆VCC
=0.4 · 3 · 10−9
0.1= 0.012µF
Se alege:
CB ≥ 0.02µF
Se recomanda ca aceste capacitati de decuplare sa fie raspandite pe toata suprafata placiide circuit imprimat, asa ca ın figura P1.46-c. Astfel, este necesara o capacitate CB dedecuplare pentru fiecare grup de: 5÷10 cipuri din seria TTL standard, 5 cipuri din seriileLS sau S, 3 cipuri din seria FAST un 1 chip monostabil sau un cip driver-receiver de linie.Aceasta capacitate, de buna calitate, de tip RF, trebuie sa aiba valoarea de 0.01µF . Inplus, se recomanda ca o capacitate de valoare mai mare de 20µF (condensator electrolitic)
21
sa fie conectata la intrarea de alimentare de pe placa de circuit imprimat, ıntre VCC simasa, pentru decuplarea intrarilor.
P1.47Rezolvare:
R1 OHminV
VOLmax
Vp+ =1.7
VI
VCC
∆ [V]VO
linie de magistrala
R2
2.4
0.4
[V]Vp =0.9−
*
Figura P 1.47
1 Din conditia de adaptare a liniei se deduce Z0 = R1·R2
R1+R2
– Starea L pe linia de magistrala (VOL = 0.4V ):Se poate scrie relatia
IOLmax ≥(VCC + 0.1VCC)− VOLmax
R1
ın care s-a admis o variatie de 0.1VCC pentru tensiunea de alimentare. S-aneglijat curentul prin rezistenta R2(0.4V/R2). Astfel se obtine valoarea lui R1:
R1 ≥1.1VCC − VOLmax
IOLmax=
5.5− 0.4
24= 212Ω
iar prin alegerea unei valori standard pentru R1 = 220Ω se poate calcula val-oarea rezistentei R2
R2 =R1Z0
R1 + Z0=
220 · 150
220 + 50= 470Ω
– Starea H pe linia de magistrala:Potentialul pe linia de magistrala este fixat de tensiunea generatorului Thevenin;se considera cazul cel mai defavorabil pentru tensiunea de alimentare
VHmin =R2
R1 +R2· 0.9VCC =
470
220 + 470· 4, 5 = 3V
2 Receptorii conectati la magistrala vor comuta din H-L cand tensiunea pe linia demagistrala creste peste Vp+ = 1, 7V si din L-H cand tensiunea pe linia de magistralascade sub Vp− = 0.9V . Astfel se pot calcula marginile de zgomot:
MH ≥ VHmin − Vp− = 3V − 0.9V = 2.1V
ML ≥ Vp+ − VOL = 1.7− 0.4 = 1.3V
22 CAPITOLUL 1. PORTI LOGICE
P1.48Rezolvare:
• In starea L tensiunea de intrare plus zgomotul suprapus poate creste pana la valoareaVp+ = 1.7V si numai la aceasta valoare va comuta ın starea H, deci ML = Vp+−VOLmax =1.7V − 0.4V = 1.4;• ‘In starea H tensiunea de intrare plus zgomotul suprapus poate scadea pana la valoareaVp− = 0.9V si numai la aceasta valoare va comuta ın starea L, deci MH = MOHmin−Vp− =2.4V − 0.9V = 1.5V
P1.49Rezolvare:
In Figura P1.49 este data schema echivalenta a retelei Thevenin. Considerand linia adap-tata RThev = Z0 rezulta: R1 = RThev·VCC
VT, R2 = RThev·VCC
(VCC−VT )
VCC
R1
R2
I1
I2 VT
R1 R2
R1 +R 2
VCC R2
R1 +R 2
linie de magistrala
+
−=
=0Z RThev RThev
VThev
Figura P 1.49
a) Cand potentialul pe linia necomandata este fixat de terminator la valoarea VThev =VOH = 3, 4V rezulta R1 = 1, 47Z0 si R2 = 3, 125Z0. Dar pentru aceste valori alerezistentelor, cand linia este comandata de un driver ın starea L (VOL = 0, 25V ),raportul ıntre curentii prin cele doua rezistente este I1/I2 = 41, 2; Aceasta ınseamnaca driverul trebuie sa poata absorbi un curent foarte mare.
b) Cand pe linia necomandata terminatorul fixeaza potentialul VThev = VOL = 0, 25Vrezulta R1 = 20Z0, R2 = 1, 05Z0. Iar cand linia este comandata de un driver ın Hrezulta I2/I1 = 40, 4 deci driverul trebuie sa genereze un curent foarte mare.Valorile pentru R1 si R2 trebuie alese, sau compuse, din componentele standard derezistente (150, 220, 270, 330, 390, 470 Ω).Dimensionarea terminatorului pentru a fixa potentialul H sau L pe linie duce laıncarcarea driverelor atat ın H cat si ın L. Practic, terminatorul se dimensioneazacu VThev ≈ 1/2VCC , iar mentinerea liniei, cand nu este comandata , ın starea L sauH se realizeaza cu o celula activa de magistrala, mai ales pentru portile CMOS (veziFigura 1.46-e).
