+ All Categories
Home > Documents > Circuite Integrate

Circuite Integrate

Date post: 30-Dec-2014
Category:
Upload: cioby-catalin
View: 246 times
Download: 16 times
Share this document with a friend
Description:
Circuite Integrate
67
11 11 CIRCUITE INTEGRATE CIRCUITE INTEGRATE 11.1 11.1 Introducere Introducere Circuitele integrate conţin un număr variabil de componente pe „cip” pornind de la câteva, până la milioane sau mai mult. De fapt, începând cu anul 1958 (când a fost realizat primul circuit integrat cu câteva componente), numărul componentelor pe cip a crescut exponenţial în perioada care a urmat. Astfel, s-au parcurs câteva etape şi anume: SSI (small scale integration- până la 100 de componente/cip), MSI (medium scale integration – pâna la 1000 de componente/cip), LSI (large scale integration – până la 100000 de componente/cip) V LSI 1 (very large scale integration – cu peste 150000 ). Practic, dimensiunile minime ale componentelor unui circuit integrat s-au redus cu o rată de aproximativ 13% pe an începând din 1958. Astfel în 1990 dimensiunile au ajuns la cca. 0,5 micrometri, iar în anul 2000 la 0,1 micrometri. Se vor considera trei tehnologii majore asociate cu cele trei familii de tranzistoare: BIPOLAR, MOSFET şi MESFET. 1 De exemplu o memorie dinamică DRAM de 1Mbit cu acces aleator conţine peste 2.200.000 componente 544
Transcript
Page 1: Circuite Integrate

1111 CIRCUITE INTEGRATECIRCUITE INTEGRATE 11.111.1 IntroducereIntroducere

Circuitele integrate conţin un număr variabil de componente pe „cip” pornind de

la câteva, până la milioane sau mai mult. De fapt, începând cu anul 1958 (când a fost

realizat primul circuit integrat cu câteva componente), numărul componentelor pe cip a

crescut exponenţial în perioada care a urmat.

Astfel, s-au parcurs câteva etape şi anume:

SSI (small scale integration- până la 100 de componente/cip),

MSI (medium scale integration – pâna la 1000 de componente/cip),

LSI (large scale integration – până la 100000 de componente/cip)

V LSI1 (very large scale integration – cu peste 150000 ).

Practic, dimensiunile minime ale componentelor unui circuit integrat s-au redus

cu o rată de aproximativ 13% pe an începând din 1958. Astfel în 1990 dimensiunile au

ajuns la cca. 0,5 micrometri, iar în anul 2000 la 0,1 micrometri.

Se vor considera trei tehnologii majore asociate cu cele trei familii de tranzistoare:

BIPOLAR, MOSFET şi MESFET.

11.211.2 Tehnologia bipolară.Tehnologia bipolară.

11.2.2 Procesul „standard” cu strat îngropat; Tranzistorul npn.În cazul circuitelor integrate este necesar ca pe acelaşi „cip” (plachetă de siliciu,

de exemplu) să fie realizate mai multe componente electronice pasive şi active, izolate cât

mai bine între ele pentru a nu interacţiona electric şi interconectate în aşa fel încât să

realizeze un anumit circuit.

În exteriorul circuitului, utilizatorul are acces numai la unele dintre punctele

schemei electrice şi anume la acelea care au o anumită semnificaţie pentru funcţionarea

şi utilizarea acestuia.

Procesul standard cu strat îngropat preia ideile fundamentale ale tehnologiei

planar epitaxiale folosite la realizarea tranzistorului discret. Componentele sunt izolate

între ele prin joncţiuni blocate (două diode legate în serie şi în opoziţie, având punctul

1 De exemplu o memorie dinamică DRAM de 1Mbit cu acces aleator conţine peste 2.200.000 componente

544

Page 2: Circuite Integrate

median legat la substrat, acesta având cel mai scăzut potenţial de care se dispune).

Această idee a permis fabricarea primelor circuite integrate, rămânând preponderentă şi

în realizarile actuale de circuite integrate monolitice.

În tehnologia standard, componenta electronică esenţială este tranzistorul npn

dublu difuzat. Acest tranzistor realizat pe siliciu „beneficiază” de o mobilitate mare a

purtătorilor minoritari prin bază, şi deci de o viteză mai mare decît tranzistorul pnp, care

de alfel, este defavorizat şi din punct de vedere geometric. Toate celelalte componente se

realizează simultan cu tranzistorul npn2 şi au performanţele dictate de realizarea optimală

a acestuia. Principala diferenţă între tranzistorul bipolar discret şi cel integrat este aceea

că toţi electrozii de contact sunt dispuse pe faţa superioară în cazul tranzistorului integrat

iar pentru aceasta este necesară realizarea unui strat „îngropat” care să micşoreze

rezistenţa serie a zonei neutre a colectorului.

De fapt, plasarea terminalelor pe faţa

superioară se face pentru toate componentele

integrate în tehnologia standard.

În procesul standard, (figura 1):

Se porneşte de la o plachetă din siliciu

(111 sau 100) de tip p cu o rezistivitate

tipică de ordinul a 6-12 ohmi.cm.,

adică o dopare de ordinul a 1015cm-3;

Etapa I-a : predifuzia unui strat

îngropat după ce în prealabil a fost

realizată printr-un proces fotolitografic

o mască potrivită din bioxid de siliciu.

Grosimea stratului de oxid crescut

termic este de ordinul 0,5-1 μm.

Stratul îngropat poate fi iniţial

2 rareori sunt introduse etape suplimentare pentru îmbunătăţirea performanţelor altor componente

545

Fig.1 Etapele tehnologiei standard

Page 3: Circuite Integrate

predifuzat cu impurităţi lente cum ar fi de ex. As,Sb 3 sau implantat (30KeV

1015cm-2).

urmează un proces de difuzie (propriu-zisă) la aproximativ 1100oC în urma

căruia se formează o zonă n+ ce constituie stratul îngropat care se caracterizează

printr-o rezistenţă pe pătrat de ordinul a 20Ω/□ ( vezi par. 11.2.3). De multe ori,

reducerea rezistenţei serie a colectorului obţinută cu ajutorul stratului îngropat

este insuficientă şi atunci se realizează şi un puţ colector (o prelungire a zonei n+

de contact a colectorului până la stratul îngropat)

Etapa a II-a constă în creşterea epitaxială la temperatură joasă4 a unui strat de tip

n. Procesul se desfăsoară la 1200oC în atmosferă de SiCl4, H2 şi fosfină PH3.

Grosimea şi doparea acestui strat este determinată de tipul circuitului integrat care

se doreşte a fi obţinut. Circuitele analogice caracterizate prin tensiuni de lucru şi

amplificări ridicate implică un strat epitaxial mai gros (10 μm iar doparea de

ordinul a 5.1015 cm-3) decît circuitele digitale care se alimentează la tensiuni mai

scăzute şi care trebuie să comute repede, unde grosimea stratului epitaxial este mai

redusă (aprox.3 μm, 2.1016 cm-3).

Etapa a III-a este formarea zidurilor de

izolare dintre chesoane.Această etapă

implică un nou proces fotolitografic în urma

căruia se realizează o mască în oxidul

crescut termic (având grosimea de

cca.500Ao) peste care s-a depus un strat de

nitrură de siliciu (Si3N4)5. Zidurile de izolare

se predopează prin difuzie (sau implantare)

cu Bor. Urmează un proces de difuzie

propriu-zisă a zidurilor prin care se obţine şi

o creştere a oxidului în zonele neprotejate de

3 caracterizate printr-un coeficient de difuzie în siliciu redus, pentru a minimiza rearanjările stratului îngropat în următoarele etape ale procesului4 pentru a evita redistribuirea impurităţilor introduse pentru a forma stratul îngropat.5 Masca de nitrură nu poate fi depusă direct pe siliciu dearece poate produce dfecte de suprafaţă ale monocristalului în urmatoarele etape ale procesului. Masca de nitrură este necesară dacă urmează operaţii de implantare ionică.

546

Fig.2 Obţinerea chesoanelor prin difuzia zidurilor de izolare

care penetrează stratul epitaxial

Page 4: Circuite Integrate

nitrură de siliciu (care se caracterizează printr-o viteza foarte redusă de oxidare).

Se obţine o suprafaţă aproximativ plană a plachetei şi o rearanjare a impurităţilor

de tip p introduse. Acestea „penetrează” stratul epitaxial de tip n, formând

insulele (chesoane) izolate. În figura 2 este exemplificată realizarea a 4 chesoane

prin difuzia zidurilor de izolare. Deasemenea este arătat şi modul de izolare a

chesoanelor între ele prin diodele blocate legând substratul la cel mai scăzut

potenţial de care se dispune.

Etapa a IV-a conduce la formarea bazei. Astfel, se formează iniţial o zonă p

(prin inversarea tipului de conductivitate) de cca 2 μm prin predifuzie (sau

implantare 10-12 cm-2). După difuzia propriuzisă structura este acoperită cu oxid, iar

baza este redistribuită.Adâncimea de difuzie se plasează în gama 1-3 μm iar

rezistenţa pe pătrat în domeniul 100-300 de ohmi.

Etapa a V-a constă în realizarea emitorului; printr-un nou proces fotolitografic, se

realizează o mască de oxid care defineşte fereastra emitorului. Dopantul uzual este

fosforul care foloseşte pentru difuzie o sursa gazoasă (PH3), şi are avantajul unei

solubilităţi ridicate în Si. Astfel concentraţia atomilor de P la suprafaţa plachetei,

în jur de 1027atomi în fiecare m3 se apropie de solubilitatea maximă. Se obţin zone

de emitor de înaltă conductivitate cu o adâncime tipică de aproximativ 1 μm6.

Simultan cu difuzia de emitor se realizează în stratul epitaxial şi doparea de

contact a colectorului. Trebuie menţionat că numai zonele n+ şi p conduc la

contacte ohmice cu aluminiul, spre deosebire de zonele p+ şi n care realizează

împreună cu Al depus diode Schottky.

Etapa a VI-a implică realizarea ferestrelor de contact; se înlătură oxidul din acele

zone ale cipului în care se vor realiza contactele.

Etapa a VII-a constă în depunerea neselectivă a aluminiului (pe toată suprafaţa

plachetei), având o grosime tipică de ordinul unui micrometru Aluminiul este apoi

indepărtat selectiv asfel încât pe structură rămân traseele conductoare care leagă

diverse terminale ale componentelor potrivit schemei electrice a circuitului.

6 în gama 0,5-2,5 microni, corelat cu adâncimea bazei, iar rezistenţa pe pătrat este de ordinul 2-10ohmi

547

Page 5: Circuite Integrate

Etapa a VIII-a constă în depunerea neselectivă a unui strat protector7 care va fi

ulterior îndepărtat din zonele în care se realizează contacte în exterirul circuitului;

aceste zone se numesc „paduri”sau „ploturi” .

Această metalizare are dezavantajul că implică o mască şi un proces fotolitografic

suplimentar, dar prezintă câteva avantaje importante:

interconexiunile cu Al şi rezistenţele cu straturi subţiri depuse pe suprafaţa

cipului sunt protejate, sunt posibile mai multe nivele de metalizare (esenţial

pentru circuite cu grad mare de integrare),

asigură o protecţie suplimentară a circuitului faţă de agenţii de mediu,

permiţând încapsularea în plastic. Pasivizarea cu nitrură conduce la o

protecţie mai bună comparativ cu stratul de SiO2, fiind indicate în cazul

circuitelor integrate sensibile la contaminare. De cele mai multe ori

urmează un proces de getterizare prin care placheta este curăţată de

impurităţi metalice cu ar fi Cu, Au, Mn, Fe, etc., care prin prezenţa lor ar

afecta performanţele circuitului (curenţi inverşi mari, tensiuni de

străpungere mici). Procesul constă într-o predifuzie de B pe substratul de

tip p deoarece impurităţile uzuale au o solubilitate crescută în acesta

determinând o „exdifuzie” a acestor impurităţi din tot volumul plachetei

către fundul acesteia.

11.2.3 Observaţii: Procesul standard cu strat îngropat, SBC8 necesită pentru realizarea

componentelor 8 măşti şi 5 difuzii. Varianta fără puţ colector necesită 7 măşti şi

4 difuzii9.

Bioxidul de siliciu constituie o mască de difuzie (implantare), protejează

joncţiunile de influenţa unor factori de mediu, este izolator electric permiţând

7 bioxid de siliciu pirolitic, sticlă, nitrură, etc. Stratul de nitrură se depune pirolitic, întotdeauna peste un strat de oxid deoarece depunerea directă este nefavorabilă din punctul de vedere al efectelor de suprafaţă. Peste stratul de nitrură se depune de obicei SiO2 care serveşte ca mască de corodare a ferestrelor în stratul de nitrură.În plus nitrura de siliciu poate fi folosită şi ca o mască de difuzie în procese mai pretenţioase, chiar pentru Ga şi Al.8 standard burried collector9 de multe ori, în literatură se omite masca pentru paduri procesul avândastfel nevoie de numai 6 măşti şi 4 difuzii; astfel masca 1foloseşte pentru difuzia stratului îngropat, masca 2 pentru zidurile de izolare, masca 3 pentru puţul colector, masca 4 pentru bază, masca 5 pentru emitor, masca 6 pentru ferestrele de contact, masca 7 pentru interconexiuni, masca 8pentru stratul protector.

548

Page 6: Circuite Integrate

legaturi metalice depuse peste oxid, ce poate constitui o parte componentă a

dispozitivului, ( dielectric de condensator integrat, poartă pentru un tranzistor

MOS, etc.).

O deficienţă majoră a bioxidului de siliciu este uşurinţa cu care se contaminează

cu ioni de Na şi de H, care sunt destul de mobili prin stratul de oxid chiar la

temperaturi joase, 150-200oC. Aceşti ioni formează o sarcină pozitivă care,

atunci când este localizată la interfaţa SiO2-Si duce la creşterea concentraţiei de

electroni la suprafaţa siliciului tinzând să modifice tipul de conducivitate în

aceste regiuni: din n în n+ (strat de acumulare) sau din p în p – (strat de inversie).

Stratul de inversie poate conecta în mod nedorit şi necontrolat regiuni ale cipului

care în mod normal trebuie să fie izolate electric, compromiţând întreaga

funcţionare a circuitului integrat. În plus, formarea canalelor de inversie în

zonele p slab dopate este favorizată de scăderea concentraţiei de bor la suprafaţă

în timpul oxidării termice. Eliminarea canalelor de inversie se poate face prin

procese „curate” în care să fie evitată existenţa ionilor caracteristici sau prin

menţinerea concentraţiei de B la un anumit nivel, peste 1017 cm-3.

Diagrama de dopare pentru un tranzistor npn este dată în figura 3 .Se observă

schimbarea tipului de conductivitate

de două ori, poziţia stratului

îngropat, geometria şi dopările tipice

pentru această structură.

11.2.4 Amplasarea chesoanelor În structurile microelectronice pe cip nu

se poate face la întâmplare, ci numai conform

unor reguli stricte. Aceste reguli sunt dictate

in primul rând de faptul că în timpul

funcţionării componentele se incălzesc.

Cele mai calde componente sunt cele de

putere (tranzistoare finale). Incălzirea

acestora produce două fenomene nedorite:

549

Fig.3 Diagrama de concentraţie pentru un tranzistor npn, procesul standard

Fig.4 Tranzistor multiemitor

Page 7: Circuite Integrate

reacţia termică pe cip- constă in aducerea unei fracţiuni din semnalul de ieşire

la intrare prin intermediul căldurii. Este un fenomen foarte dăunător, a cărui

existenţă poate fi minimizată prin: (1) depărtarea componentelor de ieşire de

cele de intrare şi (2) plasarea acestora pe direcţii pe care căldura se propagă

greu, precum şi (3) prin utilizarea unor scheme de termocompensare.

dezechilibrarea etajelor de amplificare (mai ales cele diferenţiale) datorită

încălzirii neuniforme a tranzistoarelor echivalente. De aceea, aceste

tranzistoare se amplasează pe linii izoterme (determinate prin simulări) in jurul

componentelor de putere. Aranjarea rezultată este de tip centrosimetric. Figura

5 prezinta un layout (aranjare) a componentelor unui amplificator operaţional

de performanţă. Se poate observa simetria pieselor faţă de componentele de

putere (patratelele mari).

11.2.2 Alte componente active. Tranzistoare.

Tranzistorul npn multiemitor este

un dispozitiv specific circuitelor

integrate care se deosebeşte de

tranzistorul standard prin faptul ca

în etapa a V-a se realizează o

difuzie multiplă de emitor.

O astfel de structură este

prezentată în figura 4 .

Tranzistorul de putere. Realizarea

unui tranzistor integrat care să

suporte curenţi de 1-5A implică

minimizarea efectelor de autoaglomerare a curentului la periferia emitorului. Astfel, este

necesară maximizarea raportului între perimetru şi arie a emitorului, lucru realizabil prin

„spargerea emitorului în mai multe părţi şi legarea în paralel a acestora.

Tranzistorul pnp. Acest tip de tranzistor poate fi realizat în două variante: vertical

(sau de substrat), şi lateral.

550

Fig.5 Layout pentru un circuit integrat (opamp)

Page 8: Circuite Integrate

În variantă verticală, substratul este colector, stratul epitaxial constituie baza iar o

regiune impurificată în timpul difuziei de bază 10 constituie emitorul. În tranzistorul

lateral curentul datorat injecţiei de purtatori este paralel cu suprafaţa structurii.

Colectorul şi emitorul sunt realizate în acelaşi proces de difuzie. În figura 6 este

prezentată structura celor două variante de tranzistor pnp.

Se observă ca varianta laterală este puternic defavorizată geometric deoarece

relativ puţini purtători injectaţi de joncţiunea emitor bază ajung la colector, restul vor

dispare prin recombinare în bază sau vor fi colectaţi de substrat şi zid. Astfel vor rezulta

caracteristici modeste ale acestora privind factorul de amplificare ( între 1-5 faţă de

aproximativ 100 pentru npn) şi comportamentul dinamic.

Sunt posibile şi alte realizări cum ar fi tranzistorul pnp lateral cu câmp ajutător în

care este necesar un electrod suplimentar pentru a creea un câmp lateral de accelerare şi

varianta mixtă în care structura este echivalentă cu un tranzistor pnp vertical pus în

paralel cu un tranzistor pnp lateral. Se utilizează adesea şi tranzistoare pnp laterale pentru

curent mare (multiemitor) şi multicolector.

Diode. Practic toate joncţiunile pn care apar în tranzistoarele descrise pot fi

utilizate ca diode.

Există câteva variante mai des folosite cum ar fi: dioda zid de izolare- strat

epitaxial, dioda emitor bază peste zid, dioda Zenner îngropată, dioda colector bază, dioda

emitor bază, dioda bază strat epitaxial obţinută din tranzistorul pnp, dioda

multiplicată,etc.

Câteva exemple de astfel de structuri sunt prezentate în figura 7.

10 Numele difuziilor sunt determinate de tranzistorul npn

551

Fig.6 Tranzistoare pnp: de substrat şi lateral. Tranzistorul de substrat poate fi utilizat numai dacă în schema electrică are colectorul legat la masă.

Page 9: Circuite Integrate

Fig. 7 Diode realizate în tehnologie standard: dioda emitor bază peste zid de izolare, dioda Zenner îngropată, dioda multiplicată ( schema de principiu şi schema tehnologică)

În figura 8 sunt prezentate de asemenea, structurile unor diode cum ar fi cea CB

derivată dintr-o structură de tranzistor npn, şi o diodă EB obţinută dintr-un tranzistor pnp.

Tranzistoare cu efect de câmp În figura 9, sunt prezentate structurile unor tranzistoare unipolare realizate în

tehnologie bipolară. Pentru realizarea unui j-FET, se foloseşte regiunea bazei

tranzistorului bipolar (principial, j-FET-ul -între sursă şi drenă- este identic cu o

rezistenţă de bază îngustată).

Pentru a micşora tensiunea de blocare se recurge la o predifuzie suplimentară n+

atunci când se realizează grila superioară, înaintea cele de emitor. Astfel, se obţine o

pătrundere mai adâncă a zonei n+ în difuzia de bază, şi deci îngustarea fizică a canalului

sursă drenă. O astfel de tehnică este folosită şi pentru realizarea tranzistoarelor bipolare

superbeta, (β= aprox.2-5000).În figura 9, este prezentată şi structura unui tranzistor j-

552

Fig. 8 Dioda colector bază realizată dintr-un tranzistor npn cu baza legată la emitor. Dioda bază emitor care derivă dintr-o structură de tranzistor pnp

Page 10: Circuite Integrate

FET cu canal implantat ionic. Procesul de implantare asigură un control riguros al

profilului de dopare permiţând o plasare foarte uniformă a impurităţilor şi deci un control

al tensiunii de închidere al tranzistorului realizat.

În plus, este posibilă o împerechere mult mai strânsă a parametrilor pentru

structuri realizate în acelaşi timp mult mai strânse decât cele ce pot fi obţinute în varianta

“dublu difuzat”.Tranzistoarele MOS cu grilă de aluminiu şi canal p pot fi realizate

deasemenea în procesul bipolar, prin adăugarea unei etape tehnologice suplimentare

care să definească zona de depunere a oxidului de poartă; Sursa şi drena sunt formate prin

difuzii de tip “bază”.

Dependenţa parametrilor electrici ai

tranzistorului MOS de condiţiil de suprafaţă

reclamă un control mai strict din acest punct de

vedere în comparaţie cu controlul necesar în

procesul bipolar care nu ar avea inculse astfel

de realizări.

11.2.3 Componente pasive.

Rezistoare Într-un circuit integrat (monolitic) rezistoarele integrate sunt mari „consumatoare

de arie” în comparaţie cu alte componente; de exemplu un rezistor de 1KΩ poate ocupa

aceeaşi arie ca şi 10 tranzistoare bipolare. În plus, aceste componente (în varianta

integrată) au performanţe modeste din punct de vedere al liniarităţii, al stabilităţii, al

toleranţei cu care pot fi realizate, etc.

553

Fig.9 Structura unor tranzistoare cu efect de câmp cu grilă joncţiune : dublu difuzat şi cu canal implantat

Fig.10 Tranzistor MOS în tehnologie bipolară

Page 11: Circuite Integrate

Rezistoarele din circuitele integrate pot fi împărţite în:

rezistoare difuzate sau implantate ionic,

rezistoare peliculare,

rezistoare epitaxiale,

rezistoare ciupite (sau

îngustate)

Se consideră pentru început o

rezistenţă în formă de bară, ca în figura 11.

Conductanţa diferenţială a unui strat subţire

din material „p” , paralel cu suprafaţa

plachetei şi aşezat la adâncimea x va fi:

(1)

unde L este lungimea11 barei de lăţime W,

neglijând aria pentru contact, iar p(x) şi

reprezintă concentraţia şi mobilitatea

golurilor la adâncimea x. Conductanţa

totală se poate calcula prin integrare:

(2)unde xj este adâncimea joncţiunii. Dacă şi sunt cunoscute atunci:

(3)

unde cu g s-a notat conductanţa unui „pătrat”12 . Inversul conductanţei este rezistenţa

zonei difuzate poate fi scris, ca mai jos:

:

care sugerează notaţia R□ =1/g (4)

11 pentru exemplul din desen , L=8W12 g=G dacă, L=W

554

Fig.11 Rezistoare în circuite integrate monolitice realizate prin difuzie de bază, de emitor, îngustate şi de colector

Page 12: Circuite Integrate

Aceasta defineşte rezistenţa pe pătrat a materialului, având valoarea specificată în

„ohmi pe pătrat”, Ω/□.

Multe rezistoare în circuitele integrate sunt fabricate

simultan cu alte componente în acelaşi ciclu tehnologic. Din

acest motiv este convenabil a separa rezistenţa în două părţi:

rezistenţa pe pătrat determinată de difuzie sau implantare şi

raportul geometric L/W. Odată cunoscută rezistenţa pe pătrat,

valoarea rezistorului este realizată prin raportul L/W, sau de

numărul de pătrate de arie W.W care constituie suprafaţa rezistorului.

Ariile terminale pentru contact introduc rezistenţe suplimentare; pentru exemplul

din figura 11, numărul de pătrate este 8. Se consideră că fiecare contact terminal având

geometria din figură corespunde la 0,65 pătrate.

De exemplu, un rezistor cu lungimea de 80 şi lăţimea de 10 , conţine 8

pătrate, iar cele două arii terminale corespund la 1,3 pătrate; Dacă R□=1K Ω/□, valoarea

rezistenţei va fi: 9,3□.1K Ω/□=9,3K Ω.

În practică, aceste rezistoare obţinute prin difuzia bazei se caracterizează

printr-o rezistentă pe pătrat de ordinul a 100-250 Ω/□, având un raport de

aspect L/W cuprins între 1:3 şi 100:1; se obţin astfel valori de rezistenţă

între 50 Ω şi 10K Ω.

Pentru a micşora aria folosită de rezistoarele integrate, acestea au uneori

o formă cu meandre, figura 12. Coeficientul de temperatură al acestor

rezistoare (la temperatura de 300 oC) este de ordinul a 300 ppm/oC. De

obicei, în circuite integrate monolitice, toate rezistenţele obţinute prin

difuzia de bază sunt plasate în aceeaşi insulă iar stratul epitaxial este legat

la un potenţial mai mare decât potenţialul cel mai mare al capetelor

acestor rezistoare.

Pentru valori mai mici ale rezistenţei (de ordinul ohmilor) şi când

precizia necesară nu este foarte mare, se preferă difuzia de emitor,

deoarece prin folosirea difuziei de bază ar fi necesare trasee foarte scurte

şi în acelaşi timp foarte late, necesitând arii importante.Zona n+ a

555

Fig.12 Rezistor integrat cu meandre

Page 13: Circuite Integrate

difuziei de emitor are o rezistenţa de ordinul 2-15 Ω/□, iar coeficientul de

temperatură, valori în gama 1000-3000 ppm/oC.

Rezistenţa de emitor are o severă limitare de tensiune, căderea de

tensiune între capetele rezistenţei nu trebuie să depăşească tensiunea de

străpungere a joncţiunii emitor bază, care este de aproximativ 5-7V.

Pentru a constrânge curentul să circule prin traseul definit, joncţiunea

emitor bază este blocată prin legarea zonei p la potenţialul cel mai

coborât de la capetele rezistorului de emitor.

Pentru valori mai mari decât cele care pot fi obţinute prin difuzia de

bază se poate folosi, fie stratul epitaxial (în general, slab dopat având o

rezistenţă pe pătrat de ordinul a 1K Ω/□), fie rezistenţa de bază

îngustată, figura 13.

Folosirea stratului epitaxial conduce la

coeficienţi de temperatură ridicaţi, dependenţi de

doparea stratului epitaxial13.

O mare importanţă în stabilirea valorii efective

ale unui astfel de rezistor o au: joncţiunea colector –zid

de izolare şi lărgimea regiunii de sarcină spaţială.

Rezistenţa de bază îngustată poate avea valori de

ordinul a câtorva sute de K Ω, inabordabile de fapt prin

variantele descrise anterior - datorită , în primul rând, consumului excesiv de arie.

La această structură de rezistenţă cu o valoare a rezistenţei pe pătrat în intervalul

2-10 K Ω, toleranţele sunt mari de ordinul a 50% iar coeficientul termic al rezistenţei în

jur de 3000 ppm/oC.

Tensiunea maximă de lucru este stabilită de străpungerea joncţiunii emitor bază.

Zona epitaxială n trebuie legată la capătul cu potenţialul cel mai ridicat al rezistenţei

îngustate. Există şi posibilitatea utilizării rezistoarelor de colector îngustate, cu

performanţe comparabile.

13 de exemplu, pentru o dopare de 1017 cm-3 a stratului epitaxial, coeficientul de temperatură al rezistorului este de ordinul a 3500 ppm/oC, iar pentru o dopare de 1015 cm-3 se ajunge la apoximativ 8000ppm/oC

556

Fig.13 Rezistoare integrate îngustate

Page 14: Circuite Integrate

Rezistoare peliculareIn procesul de realizare a unui circuit integrat poate apărea la un moment dat

necesitatea realizării unor rezistenţe a caror valoare să poată fi controlată cu foarte mare

precizie. In acest scop, se utilizează

rezistoarele cu straturi subţiri (figura 14).

Ele sunt realizate prin depunerea pe

siliciu a unei pelicule superficiale de

material conductor cu o rezistivitate ridicată,

de tantal, de exemplu . După realizarea

rezistorului si a conexiunilor electrice cu

aluminiu, banda de tantal este subţiată folosind un laser in pulsuri ultrascurte (tipic ns).

Datorită temperaturii ridicate obţinute local, tantalul se vaporizează, obţinându-se astfel o

variaţie foarte fină a rezistenţei.

Tehnologia descrisă poarta numele de LWT (Laser Waffer Trimming) si este

utilizată in circuitele a căror scheme integrează rezistenţe de mare precizie

(amplificatoare operationale, surse de curent integrate, convertoare analog-digitale de

precizie).

Un alt mare avantaj datorat metodei ne-electrice de prelucrare este posibilitatea

ajustării in timpul funcţionării cipului; astfel, rezistenţa este ajustată până la obţinerea de

parametri electrici corespunzatori, inainte de incapsularea cipului. Evident, acest

procedeu implica realizarea unei măşti in plus si, deci, cresterea preţului de fabricaţie al

produsului.

Condensatoare în CI monolitice

În circuitele integrate pot fi realizate condensatoare în mai multe variante, având

la bază, fie capacităţile de barieră sau de difuzie ale unei joncţiuni pn, fie capacitatea

structurii MOS. Din prima categorie cele mai întânlite realizări sunt: condensatorul

colector-bază CB şi emitor-bază EB, (figura 15).

557

Fig.14 Ajustarea rezistoarelor peliculare

Page 15: Circuite Integrate

Ele utilizează

capacităţile de barieră ale

joncţiunilor pn+ CB şi EB

(polarizate invers).

Aceste capacităţi sunt

dependente de tensiunea

aplicată iar rezistenţa serie

(pierderile) au valori relativ ridicate.

Capacitatea specifică este, pentru CB, de ordinul 150-300 pF/mm2, dependentă

de rezistivitatea colectorului; la rezistivităţi mari corespund valorile mici şi

invers.Tensiunea de lucru este dependentă de asemenea de doparea stratului

epitaxial; o dopare mai redusă conduce la tensiuni inverse mai mari. Valorile

uzuale se găsesc în domeniul 30-70V. Condensatorul CB este întotdeauna

polarizat14.

În varianta EB se pot realiza condensatoare cu capacitate specifică mai mare

(350-600 pF/mm2) dar care funcţionează la tensiuni mai scăzute determinate de

străpungerea joncţiunii EB (6-7 V). Capacitatea EB poate fi pusă în paralel cu

capacitatea CB aşa cum este reprezentat în figura 15. De multe ori, zona n+ se

realizează prin difuzii multiple apropiate care se suprapun parţial, artificiu ce are

ca rezultat creşterea ariei condensatorului şi, prin urmare şi a capacităţii sale.

Condensatoarele MOS pot fi fabricate pornind de la o dopare de emitor pentru a

realiza una dintre armături şi o metalizare peste SiO2, pentru a o realiza şi pe

cealaltă. Stratul de SiO2 care este crescut termic (într-o fereastră definită

litografic), este un dielectric de bună calitate (având polarizare ionică de

deplasare) şi conduce la realizarea unui condensator cu pierderi reduse.

De multe ori,

se utilizează şi alte

materiale dielectrice

specifice cum ar fi, de

exemplu, Si3N4 ,

14 pentru a funcţiona corect, polaritatea tensiunii aplicate trebuie să polarizeze invers joncţiunea

558

Fig.15 Capacităţi CB şi CB în paralel cu EB

Fig.16 Condensator MOS; Variantă „paralel” MOS, CB, EB

Page 16: Circuite Integrate

Ta2O5.Acestea au permitivităţi mai mari (8, respectiv 22 faţă de 3,9 cât are SiO2)

permiţând obţinerea unor capacităţi de valoare mai mare (altfel decât reducând grosimea

stratului dielectric care ar micşora sensibil tensiunile de lucru ale condensatorului şi ar fi

mai dificil de depus).

În general, această depunere se face într-o etapă tehnologică distinctă15, pentru a

putea controla procesul cu mai multă eficacitate. Grosimea minimă acceptată a SiO2 care

poate fi acceptată fară a afecta randamentul este de cca. 1000 Ao. Considerând această

valoare se poate estima o capacitate specifică a condensatorului MOS de ordinul a

400pF/mm2.

Contând pe o rigiditate dielectrică de ordinul a 600V/μm, tensiunea de lucru

pentru un condensator MOS este în jur de 60V. Condensatorul MOS are capacitatea

independentă de tensiunea de polarizare. În figura 16 este prezentată structura unui

condensator MOS şi o realizare „paralel”.

11.2.4 Structuri compuse

În figura 17 sunt prezentate pentru exemplificare două variante de structuri ale

unor tranzistoare compuse realizate în tehnologie bipolară . În prima variantă, sunt

prezentate două tranzistoare diferite (unul pnp şi altul npn) în aceeaşi insulă izolată, iar în

a doua sunt desenate două tranzistoare npn de mică putere, legate într-un montaj

Darlington.

15 o mască suplimentară

559

Fig.17 Realizarea unor structuri de tranzistoare compuse în tehnologia standard

Page 17: Circuite Integrate

ObservaţiiÎn general, marea parte a componentelor unei scheme de circuit integrat sunt

tranzistoare. Componentele pasive sunt mari consumatoare de arie de cip si, in acelasi

timp, scumpe. De aceea, proiectarea unei scheme de circuit integrat trebuie să elimine cât

mai mult din componentele pasive, inlocuindu-le cu tranzistoare.

Acest deziderat poate fi realizat printr-o serie de artificii de proiectare deosebit de

ingenioase: tranzistoarele se polarizeaza in curent constant, decuplarile capacitive se

realizeaza cu filtre active, rezistoarele comandate se simuleaza cu tranzistoare FET in

zona liniara, etc. Astfel se ajunge la scheme destul de complexe, in care tranzistoarele

active sunt mai putine decat tranzistoarele care realizează protecţii sau polarizări (functii

secundare). Figura 18 prezintă schema unui stabilizator integrat de tensiune (LM117)

produs de National Semiconductor. Se observa numărul mare de tranzistoare folosite

pentru functii auxiliare.

11.311.3 Variante ale tehnologiei standard.Variante ale tehnologiei standard.

Procese alternative procesului standard au fost elaborate pentru a îmbunătăţi

performanţele şi/sau a simplifica tehnologia. Astfel, pot fi amintite: procese derivate din

procesul strandard care folosesc o logică integrată de injecţie (I2L), procesul CDI –

izolare cu difuzia de colector, procesul BDI- izolare prin difuzia de bază, TRIM- proces

cu trei măşti, procesul izoplanar şi procesul în care se utilizează corodarea anizotropă a

siliciului.

[CDI collector diffusion isolation , BDI base diffusion isolation TRIM three masks]

560

Fig.16 Schema electrică a unui stabilizator de tensiune integrat LM 117 produs de National Semiconductor

Page 18: Circuite Integrate

11.3.2 Varianta I2L Integrated Injection Logic (I2L)derivă direct din procesul SBC, prin eliminarea

unor componente cu consum mare de arie sau care disipă puteri importante.

Astfel, aceste circuite realizează o densitate mare de integrare de până la 4-500 de

porţi logice pe cip, folosind numai tranzistoare pnp şi npn, fără ziduri de izolare.Din acest

motiv toate tranzistoarele vor avea un electrod comun, reprezentat prin stratul epitaxial.

Procesul I2C este utilizat pentru

realizarea circuitelor integrate

logice şi a memoriilor.

O însuşire atractivă este

compatibilitatea cu procesul

bipolar. Aşa cum se arată în

figura 19, circuitul ŞI-NU I2L

este format din două tranzistoare: un pnp lateral Q1 (injector) şi un npn vertical inversat,

Q2 cu colector multiplu prezentând dezavantajul unei dopări scăzute a emitorului şi

puternice a colectorului.

Rezultă din aceasta o eficienţă redusă de injecţie si imposibilitatea realizării

diodelor Schottky. Aceste dezavantaje pot fi înlăturate dacă dacă baza tranzistorului npn

se realizează într-un strat îngropat suplimentar obţinut prin implantare ionică.

În tranzistorul pnp lateral, emitorul de tip p şi regiunea de colector sunt realizate

simultan prin difuzia (implantarea) de bază. Stratul epitaxial reprezintă baza acestui

tranzistor. Pentru tranzistorul npn inversat Q2, stratul îngropat reprezintă emitorul, iar

colectorul tranzistorului Q1 realizează baza acestuia. Regiunile n+ sunt colectorii

tranzistorului Q2. Nodul E se leagă la un potenţial fix pozitiv. Când intrarea este legată la

1 logic, tranzistorul lateral Q1 injectează un curent

(de colector) în baza lui Q2, pe care-l saturează.

Tensiunea în colectorul tranzistorului saturat scade

la 0 logic. Asfel structura funcţionează ca un

inversor. În desenul prezentat în figura 19, întreaga

561

Fig.19 Diagrama circuitului I2L. Secţiune printr-o poartă şi-nu

Fig.18 Poartă I2L izolată cu oxid

Page 19: Circuite Integrate

structură ocupă o insulă izolată dar este posibil ca izolarea laterală să fie facută cu oxid,

ca în figura 20.

11.3.3 Procesul CDI A fost elaborat în scopul simplificării procesului standard. Această simplificare

este plătită cu restrângerea varietăţii dispozitivelor care pot fi realizate. Cu toate acestea

procesul este aplicabil pentru întreaga gamă TTL. Componenta fundamentală este,

asemenea procesului SBC, tranzistorul npn şi de aceea secvenţa tehnologică necesară

pentru acesta se confundă de fapt cu întregul proces. Astfel, după realizarea stratului

îngropat se realizează difuzia de colector, difuzia de bază şi în sfârşit difuzia de emitor.

Urmează ferestrele pentru contacte şi interconexiuni.

Se observă că procesul CDI are nevoie de 5 măşti (sau 6 dacă se realizează şi

stratul protector) cu două mai puţin decât în cazul procesului SBC.

În această variantă tehnologică, difuzia de colector, care penetrează stratul

epitaxial unindu-se cu stratul îngropat, are o formă inelară înconjurând baza. Regiunile

din afara acestor inele împreună cu substratul sunt legate la potenţialul cel mai scăzut

asigurând blocarea joncţiunii dintre difuzia de colector şi stratul epitaxial.

11.3.4 Procesul BDI Este procesul cu izolare prin difuzia de bază. El realizează din nou o simplificare

tehnologică în raport cu procesul CDI dar, care afectează performanţele circuitelor ce pot

fi obţinute astfel. Din acest motiv utilizarea acestui proces este destul de restrânsă.

Modul de izolare este original, componentele fiind înconjurate cu inele obţinute

cu difuzia de bază. Acestea sunt polarizate invers cu o tensiune suplimentară care

produce o zonă de sarcină spaţială care traversează stratul epitaxial.

Performanţele tranzistoarelor obţinute astfel, sunt mai bune la nivele mici de

injecţie şi nu se lucrează la saturaţie. Procesul BDI sau „procesul cu 4 măşti” nu

utilizează strat îngropat. În figura 21 sunt prezentate structurile tranzistorului npn în cele

două variante tehnologice CDI şi BDI.

11.3.5 Procesul cu izolare cu oxid (LOCOS)Abandonează ideea de a izola componentele prin joncţiuni blocate, înlocuind-o cu

izolarea cu oxid. Prin aceasta creşte densitatea de integrare deoarece distanţele destul de

562

Page 20: Circuite Integrate

mari necesare până acum pentru a evita „atingerea” zonelor de sarcină spaţială pot fi

micşorate. Raportul de arie între cea necesară în procesul SBC şi cea necesară în procesul

în care izolarea se face cu oxid pentru realizarea unui tranzistor npn este de ordinul 2-3,

unităţi ceea ce înseamnă cel puţin dublarea densităţii de integrare.

O variantă a acestui proces a primit numele de LOCOS (Locally Oxidised

Silicon). Etapele tehnologice parcurse pentru a realiza izolarea componentei

fundamentale (tranzistorul npn) au fost puse la punct de firma Philips in 1975 si sunt

prezentate in figura 22. Pe cipul de siliciu se depune un strat de Si3N4. Acest material a

fost ales ca “masca pentru oxigen” datorită slabei reactivităţi la oxigen. Evident, masca

de oxigen va fi depusă in locurile care nu vor fi corodate (figura 22a).

Urmează tratarea plăcii de siliciu cu oxigen uscat la 300C si presiune de 0.2 atm.

Procesul are un buget termic redus si de aceea fost considerat foarte convenabil. După

tratare, placheta arată ca in figura 22 b.

Se observă ca SiO2 se ridică

deasupra suprafetei originale a

plachetei. Acest fenomen este datorat

diferenţei de volum dintre Si si SiO2

(1mSiO2=0.455m Si). Fenomenul este

total neplăcut datorită neuniformităţilor

create in depunerea metalului de contact peste placheta (figura 23). Zona marcată din

figura 23 ilustrează o depunere subţire de metal datorita treptei create. Acest lucru duce la

563

Fig.22 Masca de nitrură pentru oxidare a siliciului în procesul LOCOS

Page 21: Circuite Integrate

cresterea rezistenţei electrice locale şi deci, la crearea unei “zone calde”. Fiabilitatea

circuitului ar fi, in acest mod, redusă.

O altă problemă a procesului descris o reprezintă interfaţa Si-Si3N4. Acest tip de

interfaţă duce la defecte de structură în Si şi deci la afectarea performanţelor.

Firma Philips a propus o metoda (utilizată si astăzi) care reduce amploarea

ambelor probleme (figura 24). Înainte de depunerea Si3N4, pe plachetă se depune (tot

selectiv) un strat de SiO2 (care face o interfata foarte buna cu Si).

Acest strat este cunoscut sub numele de “pad-oxide”. După aceasta de depune

stratul de Si3N4. Urmează o etapă de corodare a locului in care se va realiza oxidarea.

Dupa oxidare, placheta va arăta ca in figura 24c.

Datorită neuniformităţii cavitătii corodate (figura 24b), stratul de oxid depăşeste

puţin totuşi suprafaţa plachetei, dând naştere la ceea ce se numeşte “bird’s beak” (cioc de

pasăre).

“Ciocul de pasare” este mult mai putin ridicat decât în cazul structurii din figura

23, deci problema metalului este rezolvată.

564

Fig.25 Izolare LOCOS; Structura tranzistorului npn în această variantă tehnologică

Fig.24 Interfaţa SiO2 cu Si3N4 în procesul LOCOSFig.23 Neuniformităţi în depunerea materialului

conductor

Page 22: Circuite Integrate

In sfârşit, insula izolată şi structura care se obţine este prezentată in figura 25.

Canal stop

Utilizarea tehnicii

LOCOS a permis realizarea de

structuri bine izolate.

Odată cu scăderea

dimensiunii componentelor,

stratul de oxid a devenit din ce

in ce mai subţire.

Acest fapt condus la

apariţia altei probleme în

tehnologia LOCOS:

tranzistorul MOS parazit.

Într-adevăr, dacă pe deasupra stratului de oxid este trecut un traseu metalic, apare

o structură parazită de tip tranzistor MOS (figura 26). Gravitatea acestui fapt este

amplificată şi de un fenomen de suprafaţă nedorit: la temperaturi înalte (la care se ajunge

în timpul oxidării la cald): la interfaţa Si-SiO2 are loc redistribuirea impuritatilor de tip p;

concentraţia acestora scade in Si spre suprafaţă.

Scăderea concentraţiei dopanţilor din Si antrenează cu sine si scăderea tensiunii

de prag (VT) a tranzistorului MOS parazit. Prin urmare, el se va deschide mai repede (la

un potenţial mai scazut al “barei” metalice de deasupra). Deschiderea acestui tranzistor ar

scurtcircuita terminalele celor două tranzistoare din lateral, având consecinţe catastrofice

asupra funcţionării circuitului. Se impune asadar, creşterea tensiunii de prag VT a

tranzistorului parazit.

Acest lucru se poate realiza in două moduri:

prin cresterea grosimii oxidului depus , dar SiO2 este nerezistent mecanic

si ar crăpa foarte usor la incălziri neuniforme ale cipului;

se realizează o difuzie p+ inainte de a depune oxidul. După depunerea

oxidului, concentraţia de impurităti va scădea, dar plecând de la o valoare

mai mare, va continua să fie mare. Astfel VT va fi suficient de ridicat

565

Fig.26 Canal stop; Metoda de blocare a tranzistorului MOS parazit.Concentraţia borului la interfaţa Si-SiO2

Page 23: Circuite Integrate

pentru a nu permite deschiderea tranzistorului MOS parazit . Acest

procedeu este cunoscut sub numele de “channel stop”.

11.3.6 Procesul izoplanar Etapele tehnologice necesare pentru realizarea componentei fundamentale care şi

aici este tot tranzistorul npn, sunt prezentate simplificat în figura 27.

Se porneşte de la o

plachetă de tip p, se

difuzează stratul îngropat,

se creşte stratul epitaxial de

tip n.

Se acoperă placheta

cu bioxid de siliciu şi

nitrură, după care printr-un

proces fotolitografic se

deschid ferestre prin care

se va coroda siliciul până

la o adâncime aproximativ

egală cu jumătatea

grosimii16 stratului

epitaxial.

Urmează oxidarea profundă până când bioxidul de siliciu crescut termic ajunge la

suprafaţa plachetei. În continuare operaţiile sunt similare cu cele din procesul SBC.

Tranzistorul npn astfel obţinut poate fi realizat cu baza epitaxială.

Această variantă tehnologică are câteva avantaje importante:

Reducerea ariei consumate pentru izolare şi deci creşterea numărului de

componente pe cip;

Reducerea capacităţilor parazite asociate joncţiunilor prin micşorarea

ariei şi în consecinţă creşterea vitezei de lucru;

Imunitate la erori de gravură, dezalinierea fiind „compensată” de

grosimea zidurilor de bioxid;

16 deoarece dintr-un strat de 1 micrometru de Si se obtine un strat de aproximativ 2 micrometri de oxid

566

Fig. 27. Procesul izoplanar, etape tehnologice

Page 24: Circuite Integrate

Denivelări neînsemnate ale plachetei (în final) care îmbunătăţesc

posibilităţile de interconectare.

11.3.7 Izolare cu tranşee

Progresele facute in tehnica VLSI au antrenat dupa sine reducerea drastică a

dimensiunii componentelor (dimensiunea componentelor in microelectronică se reduce

de 10 ori la fiecare la 5 ani-legea lui Gordon Moore17

Micronizarea

componentelor a dus la

necesitatea găsirii unor noi

metode de izolare a

componentelor, întrucât

tehnologia LOCOS nu mai este

scalabilă sub 0.3m datorita efectului “bird’s beak”. S-a apelat aşadar la ultimele

descoperiri in tehnologia de corodare cu plasmă rece. Procesul rezultat poarta numele de

izolarea cu transee (trench isolation).

Etapele tehnologice sunt prezentate in figura 28.

Mai întâi se corodează placheta de Si cu ajutorul plasmei reci sub forma

unei adancituri verticale (ca un şanţ).

Apoi se face in fundul şanţului o difuzie p+ (channel stop). Pereţii

şanţului creat se oxidează pentru ca apoi şanţul să se umple cu polisiliciu.

Astfel, s-a obţinut izolarea intre două componente.

Marele avantaj al acestui proces este scalabilitatea (capacitatea de a fi redus ca

dimensiuni). Acest procedeu este utilizat in mod curent in memoriile DRAM de peste

16Mb.

11.3.8 Procese care utilizează corodarea anizotropă a Siliciului.

S-a constatat că viteza de corodare a siliciului pe direcţia [100] este de

aproximativ 10 ori mai mare decât pe direcţia [111]. Pornind de la un substrat din siliciu

17 (vicepresedintele companiei INTEL-1960).

567

Fig.28 Proces de izolare „cu tranşee”

Page 25: Circuite Integrate

care expune planele (100) peste care a fost deschisă o fereastră de lăţime w va duce la

formarea unui şanţ cu profil triunghiular cu adâncimea de 1,45 w.

Etapele tehnologice ale acestui proces sunt prezentate în figura 29, pentru

procesul cu izolare dielectrică folsind corodarea anizotropică. Stratul îngropat este

obţinut în această variantă printr-o difuzie neselectivă sau creştere epitaxială.

Materialul de start este Si de tip n cu orientarea [100]. Printr-un proces

fotolitografic se deschid ferestre de corodare anizotropică în oxidul crescut termic.

După o nouă oxidare, se depune chimic din fază de vapori un strat de polisiliciu

cu rol mecanic de susţinere. Placheta se întoarce cu 180o şi se polizează stratul de siliciu n

până la apariţia conturului zonelor de oxid.

Realizarea în continuare este similară procesului SBC.

11.3.9 Alte metodeExistă şi metode mai simple de a obţine o izolare dielectrică intre componente.

SIMOX (Silicon Implantation Oxygen): constă în crearea (prin implantare) a unui

strat îngropat de SiO2 (figura 30). Acest strat (SiO2) va servi ca viitor izolator -

după realizarea componentelor în Si de deasupra

568

Fig.29 Etape tehnologice ale procesului cu izolare dielectrică

Page 26: Circuite Integrate

DWB (Direct Waffer Bonding): este similară ca rezultat SIMOX-ului, dar

presupune o tehnologie mai simplă. Se pleacă de la două plachete de Si. După

oxidarea uneia, cele două plachete se lipesc astfel incât oxidul să ramână

înăuntru. Slefuirea plachetei 2 se poate face oricât de fin, deci adâncimea

stratului de SiO2 este controlabilă.

SOS/SOI (Silicon on saphire/Silicon on insulator): se depune Si pe o plachetă de

safir sau de SiO2 si apoi se decupează formele insulelor pe care se vor afla

componentele. Este cea mai bună dar şi cea mai scumpă metodă. Este utilizată

cu succes la realizarea cipurilor pentru amplificatoare de instrumentaţie sau

pentru aparatele destinate să lucreze in medii radioactive.

11.411.4 Tehnologia MOSFETTehnologia MOSFET

În prezent, tehnologia MOSFET este dominantă în domeniul VLSI deoarece permite

realizarea unor dispozitive cu cele mai mici dimensiuni18 în comparaţie cu alte variante.

Tehnologia MOS poate fi subdivizată în:

N-MOS (MOSFET cu canal n),

C-MOS (MOSFET complementar –n MOS şi p-MOS pe acelaşi cip).

Ambele variante au avantaje în raport cu tehnologia bipolară: N-MOS se distinge

prin mai puţine etape tehnologice decât varianta bipolară, iar C-MOS are un consum

substanţial redus în comparaţie cu oricare alte realizări pentru aceeaşi funcţie electrică

18 în anii 70 lungimea canalului era de aproximativ 7 microni la o arie a dispozitivului de 6000 iar în

prezent lungimea a fost micşorată la aproximativ 1 micron iar aria la cca.1% din 6000 şi este de aşteptat să scadă în continuare.

569

Fig. 30 Izolare dielectrică SIMOX, DWB

Page 27: Circuite Integrate

11.4.1 Procesul de bază, NMOSÎn figura 31 este prezentată o secţiune

prin dispozitivul de bază adică un tranzistor

MOSFET cu canal n. Stratul depus pe structură

este o sticlă (SiO2 dopat cu P) folosită ca izolator

între poarta de polisiliciu şi metalizarea de

poartă.Comparativ cu tranzistorul bipolar,

această structura este evident mai simplă. Profilul

de dopare este mai simplu, statul îngropat poate

lipsi iar izolarea între componente apare automat

deoarece între componentele adiacente se

formează două diode pn legate în opoziţie.

►Pentru procesul N-MOS (figura 32)

materialul de start este siliciul de tip p, slab dopat

(aproximativ 1015cm-3) cu orientarea

[100]19.Placheta este oxidată termic, obţinâdu-se

un strat de oxid de aproximativ 500 Ao, peste care

se depune un strat de nitrură de siliciu. Printr-un

proces fotolitografic, este definită aria activă

printr-un strat de fotorezist.

►În prima etapă, este implantată lateral

regiunii active (prin nitrură şi oxid) o zonă p+

pentru stoparea canalului; stratul de fotorezist

este îndepărtat după ce a fost eliminată nitrura

neprotejată.

Placheta este acum plasată într-un reactor

de oxidare pentru a se creşte un nou strat de

oxid20 (mai gros) care va permite localizarea

zonei de implantare a borului pentru canal.

19 Preferată faţă de [111] din considerente de calitate a interfeţei oxid siliciu20 denumit “field oxid” având o grosime tipică între 0,5 şi 1 micrometru

570

Fig.32 Etape tehnologice pentru realizarea NMOS

Fig. 31 MOSFET cu canal n

Page 28: Circuite Integrate

După îndepărtarea nitrurii şi a oxidului care se mai află încă deasupra zonei

active a tranzistorului, urmează,

► etapa a II-a a procesului prin care se creşte a oxidul pentru poartă. Acesta va

avea o grosime de câteva sute de angstromi. Ajustarea tensiunii de prag se face în funcţie

de tipul de tranzistor MOS ce urmează a fi realizat (cu îmbogăţire sau sărăcire). Astfel,

sunt implantaţi ioni de bor sau de arsenic în regiunea canalului pentru a creşte respectiv a

scade tensiunea de prag la valoarea necesară.

►Al III-lea pas este necesar pentru formarea porţii. În această etapă este realizată

o depunere de polisiliciu (puternic dopat21 prin difuzie sau implantare cu fosfor) deasupra

oxidului de poartă.

►A IV-a etapă este aceea prin care se formează sursa şi drena prin implantare

ionică a arseniului (cu o energie de aproximativ 30 KeV pentru care ΔR=50 Ao şi o doză de

1016 cm-2.Aceste implanturi se autoaliniază în raport cu poarta . Este necesară o limitare

laterală (prin utilizarea în paşii următori a unor procese „reci”) a impurităţilor implantate

pentru a nu se „acoperi” poarta şi pentru a se minimiza capacităţile de cuplaj între poartă

şi drenă sau sursă.

►Ultima etapă este metalizarea, după care întreaga structură este acoperită cu

oxid dopat cu fosfor (sticlă). Structura este încălzită pentru a uniformiza geometria

suprafeţei. Sunt deschise ferestrele de contact în această sticlă şi se depune selectiv

metalul (de obicei, aluminiul) de contact.

Realizarea acestei

structuri implică 4 operaţii

fotolitografice, 3 implantări

ionice şi 4 operaţii de

corodare.

21 Pentru a realiza o rezistenţă de 20-30 ohmi pe pătrat în tranzistoarele cu lungimi ale porţii mai mari de 3 microni.Pentru dispozitive mai mici sunt necesare depuneri de metale refractare cum ar fi de exemplu, Mo sau “policide” silicidă metalică şi polisiliciu pentru a reduce rezistenţa la maxim 1 ohm pe pătrat.

571

Fig.33 Poartă SAU-NU cu două intrări; Tehnologie NMOS

Page 29: Circuite Integrate

În figura 33 este prezentată o poartă SAU-NU realizată în tehnologie NMOS

(schema electrică şi secţiune).

Ea este realizată cu două tranzistoare cu canal indus (prin implantare cu bor iar

celălalt cu arsen), unul care lucrează în regim de îmbogăţire (driver) iar altul în regim de

sărăcire (sarcină).

Aplicarea unui zero logic la intrare (Vi) tranzistorul respectiv este blocat şi drena

urcă la un potenţial corespunzator nivelului logic 1 (apropiat de VDD).

În figura 34, este prezentată o structură NMOS pentru o poartă ŞI-NU cu două

intrări realizată în mod asemănător.

Motivul folosirii exclusive a implantării ionice

pentru realizarea sursei si a drenei tranzistoarelor NMOS

este legat de pătrunderea laterală redusă comparativ cu

difuzia.În cazul folosirii difuziei, impurităţile de tip n+

pătrund şi sub stratul de oxid (difuzie laterală) şi astfel,

apar capacitati parazite datorită lărgimii prea mari a grilei

(figura 35). Aceste capacităţi sunt cunoscute sub numele

de “overlap capacitances” si au un efect negativ asupra frecventei maxime de lucru a

tranzistoarelor. Folosirea implantării asigură valori mici pentru aceste capacităţi parazite.

11.4.2 Tranzistorul pMOS Deşi nefolosit astăzi in configuratie “stand-alone”, este important de subliniat

faptul ca tranzistorul PMOS a constituit punctul de start pentru dezvoltarea circuitelor

integrate cu tranzistoare MOS.

572

Fig.34 Poartă logică ŞI-NU cu două intrări în tehnologie NMOS ; Tranzistorii legaţi cu poarta la intrări au canal implantat lucrând în regim de îmbogaţire iar tranzistorul legat cu

poarta la ieşire lucrează în regim de sărăcire

Fig.35 Pătrundere laterală în procesul de difuzie şi

implantare

Page 30: Circuite Integrate

Motivaţia tehnologică a acestui fapt o reprezintă un fenomen specific SiO2: la

contactul SiO2-Si, in SiO2 apar sarcini pozitive.

Aceste sarcini pozitive atrag electronii din canal, fapt pentru care tranzistoarele

NMOS cu contact poarta metalică au canal iniţial. Acest fapt este neplăcut, deoarece

blocarea tranzistoarelor consumă putere. Tranzistoarele PMOS nu suferă din aceasta

cauză şi, ca atare, primele integrate MOS s-au dezoltat in tehnica PMOS. Primul integrat

MOS realizat a fost de tipul PMOS cu grila de Al paralela cu planul (111), de tip difuzat

(1965-Texas Instruments).

Problema canalului iniţial la NMOS a fost rezolvată in două moduri:

polarizarea substratului (-12V), soluţie neconvenabilă şi deci abandonată,

folosind grila de polisiliciu; grila de polisiliciu capată un potenţial intern negativ

ms la contactul cu SiO2 şi urcă tensiunea de prag a tranzistorului NMOS la

0.56V.

Asadar, polisiliciul asigură doua deziderate majore: canalul indus si totala

compatibilitate cu logica TTL. NMOS-urile sunt mult mai rapide decat PMOS-urile

datorita faptului ca mobilitatea electronilor este mai mare decat mobilitatea golurilor.

11.4.3 Memorii NMOSMemoriile sunt acele dispozitive care pot păstra informaţii digitale (date binare).

Multe din aceste din acestea sunt realizate în tehnologie NMOS.Pentru memoriile de mare

capacitate sunt preferate cele cu acces aleator.

Celulele unei memorii RAM au o organizare matricială putând fi accesate în

ordine aleatoare pentru a scrie sau citi datele stocate.O memorie statică cu acces aleator

SRAM poate menţine

datele un timp

nedeterminat.

Implementarea

celulelor se poate

face cu ajutorul unui

basculant bistabil.Un

astfel de basculant

este realizat în

573

Fig. 36 Celulă de stocare a unei memorii dinamice RAM Schema electrică şi structura realizată în două variante

Page 31: Circuite Integrate

tehnologia NMOS cu ajutorul a 6 tranzistoare MOSFET dintre care 4 în regim de

îmbogăţire şi 2 în regim de sărăcire. Pentru a reduce aria şi puterea consumată au fost

dezvoltate memoriile dinamice, DRAM.

În figura 36 este prezentată schema unei celule a memoriei DRAM realizată cu un

singur tranzistor comutator, fiecare bit de informaţie putând fi stocat într-un condensator

ce se încarcă sau nu.

Nivelul de tensiune la bornele condensatorului determină starea celulei. Sarcina

condensatorului poate fi pierdută (tipic în câteva milisecunde) prin curenţii reziduali ai

condensatorului. Din acest motiv aceste memorii vor fi “împrospătate” periodic.

Condensatorul de memorare utilizează regiunea canalului pentru o armătură iar

pentru cealaltă polisiliciul. Liniile orizontale de acces sunt realizate cu depuneri de

aluminiu pentru a micşora întârzierile de tip RC.

Coloanele sunt realizate prin difuzii de tip n+. Regiunea internă de drenă a

MOSFET serveşte de legătură între regiunile de inversie de sub cele două porţi, poarta de

stocare şi poarta de transfer. Această regiune de drenă poate fi eliminată prin folosirea

polisiliciului pe două nivele.

Pe o plachetă din siliciu cu diametrul de 100 mm, dopată p cu orientarea (100),

pot fi realizate în jur de 60 de memorii dinamice NMOS de câte 1 Mbit.

Astfel pe o suprafaţă de cca. 70 mm2 pot fi realizate aproximativ 2.200.000 de

tranzistoare care disipă o putere medie de 160 mW iar în repaus cca. 2,5 mW.

Memoriile prezentate sunt volatile în sensul că datele se pierd odată cu

întreruperea tensiunii de alimentare. Există şi realizări nevolatile cum ar fi cele cu poartă

flotantă şi cele de tip MIOS22 ale căror structuri sunt prezentate în figura 37.

22 Metal insulator oxid semiconductor

574

Fig.37 Memorii nevolatile: cu poartă flotantă si MIOS

Page 32: Circuite Integrate

Sarcina stocată în condensatorul C1 determină o “deplasare” a tensiunii de prag

determinînd reţinerea sarcinii pentru durate de aproximativ 100 de ani în condiţiile unei

proiectări îngrijita a dispozitivului.

Pentru a şterge memoria (sarcina stocată) se utilizează o tensiune adecvată de

poartă sau alte mijloace cum ar fi de exemplu, iradierea cu ultraviolet.

11.4.4 Tehnologia LDD23:Realizarea de circuite microelectronice din ce in ce mai mici implică rezolvarea

unor noi probleme.

O îmbunătăţire a funcţionării tranzistorului MOS de dimensiuni reduse poate fi

obţinută dacă între drena tranzistorului si zona

de sub oxidul de poarta de realizează o difuzie

de tip n- (figura 38). Aceasta difuzie duce la

scăderea curentilor de “fugă” de la drenă la

grilă. Dacă tensiunea grila-sursă este mare, se

procedează similar şi in partea sursei.

Procedeul este folosit în toate memoriile

EEPROM existente la ora actuala pe piaţă.

11.4.5 Dispozitive cuplate prin sarcinăCCD (Charge Coupled Device) fost inventate de Boyle şi Smith în 1970 iar,

independent (Sangster şi alţii) a apărut şi conceptul de BBD (Bucket-Brigade Device) cu

funcţii similare. Aceste dispozitive cu „transfer de sarcină” sunt perfect compatibile cu

tehnologia MOS având, în consecinţă preţ redus,consum mic, grad mare de integrare,

aplicativitate ridicată, etc..

În figura 39 sunt prezentate schematic structuri ale unor dispozitive cu cuplaj prin

sarcină. Modificând succesiv şi adecvat potenţialele electrozilor este posibil a transfera o

sarcină electrică de-a lungul structurii într-un anumit timp (de la un condensator MOS la

altul). Un astfel de dispozitiv poate opera în 2,3 sau 4 faze în funcţie de modul în care au

fost proiectate. O celulă este formată dintr-un număr de dispozitive CCD egal cu numărul

23 Light doped drain

575

Fig. 38 Strat n slab dopat (n-) pentru a îmbunătăţi performanţele tranzistoarelor MOS de mici

dimensiuni

Page 33: Circuite Integrate

fazelor. Porţile sunt realizate din metal sau polisiliciu. Pentru un transfer eficient distanţa

între două CCD trebuie să fie suficient de redusă.

Aplicaţiile cele mai importante sunt în televiziune (camere de luat vederi, unde

imaginea transpusă electrostatic este scanată şi convertită într-un semnal electric). Pot fi

realizate şi linii de întârziere, procesări de semnal, memorii, circuite logice, etc.

11.4.6 Tehnologia CMOSDeşi circuitele integrate bazate pe NMOS si PMOS dădeau rezultate bune, a mai

rămas o doleanţă de îndeplinit: micşorarea consumului de putere. Tranzistoarele deschise

(cu canal format) consumau multă putere, şi de aceea se impunea găsirea unei soluţii mai

economice. Soluţia a venit de la firma RCA in 1962 sub forma utilizării ambelor tipuri de

tranzistoare pe acelasi cip. Astfel a apărut ideea de CMOS (Complementary MOS).

Aplicată ceva mai târziu, soluţia s-a dovedit a fi foarte bună. Deşi ceva mai lente decât

circuitele NMOS, circuitele CMOS au un consum foarte redus, datorită căruia s-au impus.

Se poate scrie:

si deci

unde cu f s-a notat frecventa de tact a circuitului iar CL este capacitatea dintre ieşire şi

masă. Asadar, puterea consumată de circuitele CMOS depinde de frecvenţa de tact.

O soluţie (aplicată de altfel) pentru a creste frecvenţa de lucru, păstrând constantă

puterea absorbită este scăderea tensiunii de alimentare.

Deşi un tranzistor PMOS cu îmbogăţire are dezavantaje privitor la viteza de lucru

în raport cu cu un tranzistor NMOS, totuşi s-a dezvoltat pornind de la tehnologia MOS o

variantă în care doi tranzistori N şi PMOS sunt legaţi în „serie” pentru a forma o pereche

576

Fig.39 Secţiune printr-un dispozitiv CCD cu trei faze

Page 34: Circuite Integrate

complementară ce constituie

baza tehnologiei CMOS. În

figura 40 este exemplificat

un inversor CMOS. Poarta

tranzistorului PMOS desenat

deasupra este conectată

împreună cu poarta

tranzistorului NMOS desenat

dedesubt. Ambele

dispozitive funcţionează în

regim „cu îmbogăţire” cu

tensiunea de prag uşor24

negativă pentru PMOS şi

uşor pozitivă pentru NMOS.

Când tensiunea de intrare este nulă sau uşor pozitivă, starea o logic, PMOS-ul este

deschis iar NMOS-ul blocat. Tensiunea de ieşire urcă la VDD deci este în starea 1

logic.Când intrarea este legată la VDD PMOS-ul cu VGS=0 este blocat iar NMOS-ul

deschis; iesirea este în 0 logic.

Prin urmare, caracteristica de transfer este aceea a unui inversor.Astfel cei doi

tranzistori sunt deschisi pe rând cu excepţia perioadelor de comtare dintr-o stare în alta.

Static, curentul absorbit este foarte mic având nivelul unui curent rezidual, iar curentul

mediu conduce la puteri disipate de ordinul nW.

Cu cât numărul componentelor realizate pe un cip creşte, disiparea puterii devine

un factor de limitare extrem de important şi din acest motiv varianta CMOS este extrem

de atractivă. Numărul de operaţii tehnologice este aproape dublu în comparaţie cu NMOS

fiind de făcut un compromis între complexitatea realizării şi consumul redus.Practic,

toate zonele dopate folosesc implantarea ionică.

Materialul de start este siliciu de tip n cu orientarea [100]. Aria uzuală a unui cip

este în jur de 100 mm2 iar numărul componentelor de aproximativ 150.000; un astfel de

circuit consumă aproximativ 700mW la viteza maximă adică circa 106 bit/s.

24 0,5 - 1V

577

Fig.40 Inversor CMOS: schemă, structură, vedere de sus

Page 35: Circuite Integrate

Toate circuitele integrate CMOS sunt influienţate în funcţionarea lor de

tranzistoare bipolare parazite. Astfel, se poate forma un tranzistor npn între zona n+ a

sursei sau a drenei (emitor) zona p (bază) şi doparea n cu rol de colector a tranzistorului

PMOS complementar, figura 41.

Similar, un tranzistor pnp este realizat în mod parazit între doparea p+ a sursei sau

a drenei (emitor), zona n (bază) şi zona p a tranzitorului NMOS care joacă rol de colector.

Aceşti doi tranzistori sunt legaţi într-o configuraţie de tiristor, iar dacă produsul dintre

câştigurile acestor tranzistori depăşeşte unitatea, între Vss şi VDD apare un curent

important, fenomen cunoscut sub denumirea de “latchup”.

Acest fenomen poate provoca defectarea circuitului CMOS prin circuitul descris.

Pentru a evita aceasta trebuie redus câştigul acestor tranzistoare parazite; o metodă este

doparea cu aur sau iradierea cu neutroni pentru a micşora timpul de viaţă al purtătorilor

minoritari.

Deoarece acest proces este greu de controlat tehnologic şi creşte curentul rezidual

prin tranzistorii MOS se foloseşte efectiv o izolare cu polisiliciu sau SiO2 aşa cum este

schiţat în figura 42. Aceasta este realizată prin corodare anizotropică, creştere termică de

oxid şi umplere cu polisiliciu sau SiO2. Fenomenul de latch-up dispare datorită izolării

fizice între tranzistorul MOS cu canal p şi cel cu canal n.

11.4.7 Procesele BiCMOS Bipolar-CMOS reprezintă una dintre cele mai noi “cuceriri” ale microelectronicii.

Beneficiind de toate descoperirile in materie de izolare a componentelor, tehnologia

permite integrarea pe acelasi cip a tranzistoarelor bipolare, NMOS si PMOS. În principal,

nu se aduc modificări majore tehnologiilor de realizare a tranzistoarelor. Specialitatea

acestei tehnologii constă în materialele utilizate pentru izolare (TEOS-tetraetoxy sylan) şi

578

Fig.42 Izolarea zonelor CMOS

Fig.41 Tranzistoare parazite în structuri CMOS

Page 36: Circuite Integrate

în metodele de izolare (trench isolation +

channel stop) pentru tranzistoarele bipolare.

Astfel, pe acelaşi cip se pot realiza

deopotrivă funcţii analogice şi digitale,

apărând ideea de “mixed-signal integrated

circuits”. Figura 43 prezintă un exemplu de

circuit BiCMOS submicronic.

11.4.8 SiGe BiCMOS 5HPIn general, cresterea frecventei de lucru implica scaderea dimensiunilor

componentelor circuitului integrat. Acest lucru este insa valabil doar daca tehnologiile de

realizare sunt pastrate mult timp, fiind prea bine implementate sau prea scumpe pentru a

fi schimbate. In martie 2001, compania MOSIS din California anunta disponibilitatea

pentru comercializare a unei tehnologii de 0.5µm cu 5 straturi metalice si un strat de

polisiliciu in care se pot realiza dispozitive a caror frecventa maxima ajunge la 65GHz.

Secretul acestei tehnologii il constituie utilizarea tranzistoarelor bipolare cu

heterojonctiune si baza din SiGe ca suport pentru noile aplicatii. Oferita in colaborare cu

IBM si Cadence, noua tehnologie (numita pe scurt SiGe BiCMOS 5HP) promite sa fie

solutia cea mai buna pentru circuite integrate BiCMOS (care integreaza atat tranzistoare

bipolare cat si MOS-uri) de mare viteza.

Tehnologia permite integrarea tranzistoarelor bipolare de mare viteza cu

heterojonctiune si baza din SiGe pe acelasi cip cu un proces CMOS de 3.3V si canalul de

0.5µm. Fiind mult mai rapide decat tranzistoarele bipolare pe siliciu, tranzistoarele

bipolare cu heterojonctiune (HBT) ofera performante compatibile cu cele ale

dispozitivelor pe GaAs la un consum de putere mult redus.

Aceste performante deosebite combinate cu simplitatea si fiabilitatea crescuta fac

ca tehnologia 5HP sa fie un concurent serios pentru tehnologiile existente pe piaţă.

Performantele crescute o fac eligibila pentru aplicatii in RF si in comunicatii de

mare viteza.

Capabilitatile noii tehnologii includ:

Posibilitatea cresterii epitaxiale a unui strat p pe un substrat p-;

Un nivel de polisiliciu si 5 nivele de metalizare;

579

Fig.43 Variantă de circuit BiCMOS(structură)

Page 37: Circuite Integrate

Izolare cu tranşee (trench isolation) adâncă sau superficială;

Tranzistoare NMOS si PMOS cu canal superficial (adâncimea joncţiunii

0.15µm);

Trasee de polisiliciu dopat cu Ti sau silicide (compusi ai siliciului cu metale

greu fuzibile: WfSi, TiSi, etc.).

Procesul este realizat in instalatiile tehnologice pentru CMOS, pe plachete de 200mm

(8 inches). Tranzistoarele cu heterojonctiune au baza epitaxiala dopata “in situ”.

In iunie 2001, IBM anunta perfectionarea acestei tehnologii astfel incat performantele

ei sa treaca de 100GHz. Schematic, structura unui circuit realizat in noua tehnologie este

prezentata in figura 44 . Sunt reprezentate un transistor bipolar cu heterojonctiune (HBT)

precum si un transistor PMOS. Baza din SiGe (indicată in figură) este dopată slab imediat

după realizarea acesteia prin difuzie. Este indicată deasemenea izolarea cu tranşee (unul

dintre cele mai eficiente procedee de izolare între componentele unui circuit integrat). La

aceasta ora, IBM oferă două versiuni ale acestei tehnologii:

prima versiune destinata aplicatiilor de semnal mic si mare viteza

(3.3V/50GHz)

a doua versiune este destinata aplicatiilor de mare putere (emitatoare de RF)

(5.8V/30GHz).

Disponibile in orice configuratie (selectabilă uşor folosind măşti diferite pentru

colector), aceste versiuni permit o echilibrare foarte buna a vitezei precum si consumului

580

Fig.44 Sectiune printr-un circuit realizat in tehnologia 5HP IBM (2001)

Page 38: Circuite Integrate

de energie electrica. Frecventa maximă a acestor circuite se situeaza la 55GHz si

respective 65GHz pentru o tensiune colector-baza de 1V.

Deocamdata, dezavantajul major al acestei tehnologii il constituie pretul mare de cost

(cca. 2000 $/mm2), ceea ce face circuitele extrem de scumpe.

11.4.9 Procesul DMOSAparitia procesului DMOS (Double diffused MOS) a constituit un salt imens

inainte pentru microelectronica industrială. Este posibilă prin această metodă realizarea

unor cipuri care să lucreze cu tensiuni ridicate, partea de tensiune joasa (control,

prelucrare semnal, etc.) fiind realizata pe acelaşi cip. Se evită astfel diversele procedee de

izolare (optice, galvanice, magnetice) care sunt costisitoare si complicate.

Practic, realizarea tranzistoarelor DMOS se bazează pe diferenţa între vitezele de

difuzie între dopanţii de tip p si dopanţii de tip n. Prin fereastra de sursă se porneşte

difuzia de ambele tipuri; datorită diferenţei de viteză de difuzie, dopantul de tip p îl

întrece pe dopantul de tip n+. Lungimea canalului este foarte scurtă fiind dictată de

diferenţa de pătrundere a celor doi dopanţi. Procesul de difuzie este controlat termic si

temporal. La incheierea difuziei, zona p “fruntaşă” va constitui canalul, iar zona n+ sursa.

Drena se obţine printr-o difuzie separată. La baza zonei de izolare n- se face o difuzie n+

care ajută la extinderea drenei .

Figura 45 prezintă un exemplu real de tranzistor

DMOS canal n izolat dintr-un circuit integrat. El poate

funcţiona la frecvenţe ce pot depăşi câteva zeci de GHz.

Se poate remarca dubla difuzie de sursa realizata

pentru a micşora curentul pe fiecare terminal. Drena are o

arie foarte mare pentru a suporta tensiuni mari (câmp

electric mic) precum si rezistenta serie mica (difuzie n+). Zona n- are rol de izolare

pentru tensiuni mari si face parte tot din drena. Canalul este dat numai de difuzia p.

Structura particulară a acestui tranzistor permite o impachetare foarte bună a

componentelor: sursa se poate constitui intr-un cerc in jurul grilei, iar contactul de drena

se scoate pe la baza plachetei. In acest fel, tranzistorul DMOS lateral ocupa putin spatiu.

În prezent se realizează tranzistoare DMOS discrete construite din mai multe DMOS-uri

581

Fig. 45 Structura DMOS

Page 39: Circuite Integrate

verticale de forma hexagonală (pentru ocuparea bună a ariei) legate in paralel.

Componenta discretă realizată astfel poarta numele de HEXFET.

Tehnologia DMOS permite realizarea de circuite integrate mixte de semnal mare

si de semnal mic. Un exemplu tipic de astfel

de circuit este prezentat in figura 46. Aceste

circuite sunt folosite la comanda numerică a

maşinilor unelte, choppere, motoare

electrice, elemente de comandă din industria

energetică, etc, deci acolo unde, pe acelaşi

cip, se implementează pe lângă logica de

comandă, circuitele analogice de prelucrare a

informaţiei şi elementele de comandă de putere.

11.511.5 Tehnologia MESFETTehnologia MESFET2525

Datorită unor performanţe din ce în ce mai ridicate impuse circuitelor integrate a

fost necesară utilizarea materialelor semiconductoare compuse. Acestea au permis

atingerea unor parametri ridicaţi ai circuitelor astfel realizate cu preţul dezvoltării unor

tehnologii specifice. Circuitele integrate cu materiale compuse sunt dominante în

optoelectronică, comunicaţii de mare viteză (microunde), în calculatoare şi sisteme

militare. Iniţial, (începând din 1967) aceste tehnologii au adaptat metodele folosite pentru

siliciu iar ulterior au apărut şi metode consacrate.

Exemplificând pe unul dintre cele mai uzuale26 materiale compuse (GaAs), se

poate afirma:

- există avantaje esenţiale ale GaAs în comparaţie cu Si: mobilitate electronică

mult mai mare - pentru o geometrie dată a structurii rezultă o rezistenţă serie mai redusă,

viteză de drift mai mare la un câmp dat - ceeace înseamnă o creştere a vitezei de lucru a

25 MEtal Semiconductor Field Effect Transistor26 InP este un material cu mare ascensiune

582

Fig.46 Tranzistor DMOS cuplat cu un tranzistor bipolar; Structura circuitului

integrat

Page 40: Circuite Integrate

dispozitivului, poate fi realizat „semiizolator”27. Pentru dispozitivele care au la bază

GaAs, substratul este intrinsec semiizolator.

- în plus, au un domeniu larg pentru temperaturile de funcţionare, (-200….

+200oC) iar atunci când lucrează la temperatura camerei se distinge printr-o concentraţie

foarte redusă a purtătorilor generaţi termic, curenţi reziduali foarte mici şi în consecinţă

zgomot redus.

-are deasemenea dezavantaje importante în raport cu siliciul: timp de viaţă foarte

scurt al purtătorilor minoritari, lipsa unui oxid “nativ” cu proprietăţi potrivite28 (unor

procese tehnologice asemănătoare cu cele folosite pentru siliciu şi, în sfârşit, defectele

monocristalelor care se pot obţine, au o concentraţie mult superioară câteva ordine de

mărime) .Sunt mai scumpe au fiabilitate mai redusă, mobilitate redusă a golurilor, etc.

- doparea poate fi făcută, de exemplu, cu atomi de siliciu; dacă aceştia ocupă în

reţeaua cristalină locul unui atom de Ga atunci materialul rezultant este de tip n iar dacă

ocupă locul unui atom de As devine de tip p.

Utilizarea GaAs în circuitele integrate s-a extins în jurul tehnologiei MESFET

care poate fi considerată destul de apropiată conceptual de tehnologia MOSFET.

Foarte multe materiale pot forma cu GaAs diode Schottky; de un interes particular se

bucură Al,W,Ti,Pt . Astfel varianta dominantă de realizare a joncţiunilor în cazul GaAs

este metal- semiconductor. MESFET-ul este un tranzistor cu efect de câmp, cu grilă

joncţiune metal - semiconductor.Sursa şi drena sunt zone n+ puternic dopate implantate

in GaAs semiizolator legate printr-un canal29 de tip n slab dopat. Sursa şi drena sunt

contactate ohmic pentru a permite interconexiunile circuitului integrat.

MESFET-ul poate lucra în cele două regimuri: cu îmbogăţire E-MESFET sau cu

sărăcire D-MESFET. În figura 47 sunt prezentate câteva dintre principalele etape

tehnologice de realizare a tranzistoarelor MESFET. Alegerea între variantele E şi D

depinde de procedurile de fabricaţie şi aplicaţiile pe care le va avea circuitul integrat.

27 GaAs intrinse are o rezistentă mare în jur de 106 ohm.m fiind un material ideal pentru substrat deoarece componentele vecine pot fi izolate corespunzător numai prin asigurarea unei separări fizice, păstrând cristalinitatea intefeţei dintre substrat şi stratul epitaxial.În plus rezistenţa mare a substratului minimizează şi efectul capacităţilor parazite. Obţinerea GaAs în variantă intrisecă este relativ dificilă; Varianta semiizolantă se realizează fie prin doparea unui material p cu ioni de crom (care crează nivele donoare adânci, compensând caracterul de tip p) fie prin metode moderne de tragere. 28 stabilitate , proprietăţi dielectrice, etc. şi mai ales interfaţa fără sarcini electrice cu alţi izolanţi care ar permite dezvoltarea tehnologiei MOS29 având o lungime de 0,2-1 micrometru

583

Page 41: Circuite Integrate

Varianta D necesită puţine etape de fabricaţie (tipic 7), iar varianta E are nevoie

de o singură polaritate a tensiunii de alimentare (acelaşi semn pentru tensiunea de grilă şi

cea de drenă).

În fabricarea DMESFET se porneşte de la o plachetă semiizolatoare care este

acoperită cu Si3N4.Urmează un proces de implantare ionică prin nitrură a canalului de

rezistenţă ridicată, folosind Si+ cu energii mari. Fotorezistul constituie o mască eficientă

pentru implantarea selectivă.

Urmează un proces termic de refacere după implantare la 800oC care activează

dopantul obţinându-se o concentraţie tipică pentru canal de ordinul a 10 23m-3. O nouă

implantare este necesară pentru realizarea sursei şi a drenei. De obicei se folosesc ioni de

sulf pentru a realiza concentraţii de dopare de ordinul a 1024m-3.

Contactele ohmice folosesc un aliaj, cum ar fi de exemplu AuGeNi care este depus

prin evaporare. Metalului de grilă se alege astfel încât contactul să formeze o joncţiune

Schottky (metal - semiconductor); în mod uzual acest este un aliaj de TiPtAu.

Componentele adiţionale se pot realiza după ce sunt create zone de implant cu bor.

Varianta E se poate obţine printr-un proces tehnologic cu autoaliniere a porţii.

După implantarea canalului şi realizarea porţii Schottky, se depune SiO2 din plasmă,

pentru localizarea sursei şi a drenei.Oxidul astfel depus împreună cu metalizarea porţii

584

Fig. 47 . Etape tehnologice de realizare a tranzistorilorE,D MESFET din circuitele integrate care folosesc GaAs.

Page 42: Circuite Integrate

formează masca de implantare.Astfel, canalul şi depunerea metalică pentru poartă vor

avea aceeaşi lungime.Celelalte etape sunt similare cu cele folosite la realizarea

DMESFET.

585


Recommended