Dan NICULA

ELECTRONICA DIGITALACarte de ınvatatura

Editura Universitatii TRANSILVANIA din BrasovISBN 978-606-19-0086-2

2012

Lectia 6

Analiza circuitelor logice combinationale

Analiza unui circuit logic combinational desemneaza determinarea comportamentului unui circuit precizat. Compor-tamentul circuitului este reprezentat prin functia de transfer, diagrama V-K, tabelul de adevar si diagrame de timpale semnalelor de intrare si iesire.

Analizarea circuitelor include si explicarea potentialelor stari de hazard combinational.

1. Circuitului din figura 6.1-a i se aplica semnalele de intrare A, B, C si D avand formele de unda prezentate ınaceeasi figura. Sa se determine formele de unda ın punctele G1, G2, G3, G4 si Y .

Solutie

Pe baza circuitului, se determina functiile logice ale semnalelor:

G1 = A+BG2 = CG3 = G1 · CG4 = G2 ·DY = G3 +G4

Pe baza ecuatiilor si a formelor de unda ale semnalelor de intrare, se deduc formele de unda asociate, prezentateın figura 6.1-b.

Figura 6.1 a) Circuitul, b) formele de unda (problema 1).

2. Analizati circuitul din figura 6.2 si reprezentati grafic diagrame de timp caracteristice.

Solutie

Y (A,B,C,D,E, F ) = A ·B + C ·D + E · F = A ·B · C ·D + (E + F ) = (A+B) · (C +D) + E + F

3. In figura 6.3 se prezinta un circuit realizat cu porti logice si formele de unda ale semnalelor aplicate la intrarileacestuia. Forma de unda prezentata la iesirea Y este incorecta datorita unei porti defecte din structura circuitului.

68 LECTIA 6. Analiza circuitelor logice combinationale

Figura 6.2 Circuitul referit la problema 2.

Se considera ca o poarta defecta prezinta la iesire permanent valoarea 0 sau 1, indiferent de valoarea logica aintrarilor. Sa se determine poarta defecta.

Figura 6.3 a) Circuitul, b) formele de unda (problema 3).

Solutie

Pe baza circuitului, se determina functiile logice ale semnalelor:

G1 = A ·BG2 = G1 · C = A ·B · CG3 = EG4 = D ·G3 = D · EY = G2 +G4 = A ·B · C +D · E

Pe baza functiilor logice se completeaza diagramele temporale prezentate ın figura 6.4.

Figura 6.4 Diagramele temporale referite la solutia problemei 3.

Iesirea Ycorect = G2 + G4 trebuie sa propage pulsurile de 1 provenite atat de pe intrarea G2 cat si cele de peintrarea G4. Se observa ın forma de unda Yeronat ca pulsul G2 nu apare la iesire. Se poate presupune ca poartaG2 este blocata cu iesirea ın 0. Continuand rationamentul, se poate face ipoteza ca poarta G2 este corecta darintrarile sale sunt tot timpul ın stare 0. Intrarea C are o variatie, ınsa cealalta intrare (iesirea portii G1) arputea fi blocata ın stare 0.

69

4. Sa se analizeze circuitul combinational prezentat ın figura 6.5-a. Sa se explice aparitia hazardului combinationalstatic utilizand diagramele de timp ale semnalelor si diagramele V-K. Sa se propuna o solutie de eliminare ahazardului combinational.

a) b)

c) d)

Figura 6.5 Problema 4: a) Circuitul, b) Diagrama V-K, c) Circuitul fara hazard combinational, d) Diagramele temporale(detaliu).

Solutie

Hazardul combinational static reprezinta o stare logica a carei aparitie nu poate fi explicata prin algebra Booleana.Cauza hazardului static o reprezinta existenta cailor de propagare ıntre o intrare si o iesire cu timpi de propagarediferiti.

• Depistarea hazardului combinational se poate face pe circuit daca se identifica doua cai de propagare ıntreo intrare si o iesire cu timpi de propagare diferiti. Se observa caile de la intrarea B spre iesirea circuitului:una prin portile G2/NOT, G3/AND si G5/OR, cealalta prin portile G4/AND si G5/OR.

• Analitic, hazardul combinational se poate pune ın evidenta daca, prin particularizarea valorilor unor intrari,expresia functiei se reduce la una din expresiile X +X sau X ·X. Se observa F (A,B,C) = A · B + B · Cpentru A = 0 si C = 1 devine F (0, B, 1) = 1 ·B +B · 1 = B +B = 1.

• Pe diagrama V-K, hazardul se poate identifica prin existenta a doua suprafete disjuncte adiacente (alaturatedar nesuprapuse). Se observa doua suprafete adiacente disjuncte A ·B si B · C.

Eliminarea hazardului se face cu un cost aditional de porti logice.

• Pe circuit, se include ınca o cale ıntre intrare si iesire care sa fie independenta de variabila ce produce hazardcombinational. Se obtine circuitul din figura 6.5-c.

• Analitic, ın expresia ”suma de produse” trebuie ınsumat un produs format cu variabilele ın starea caregenereaza expresia echivalenta X +X. In acest caz, termenul suplimentar este determinat de conditia dehazard A = 0 si C = 1, adica A · C.

• Pe diagrama V-K, definirea unei suprafete suplimentare care sa cuprinda casutele apartinand initial unorsuprafete distincte dar alaturate. Suprafata aditionala A · C contine cate o casuta apartinand fiecareisuprafete alaturate, ca ın figura 6.5-b.

Formele de unda pentru conditia de aparitie a hazardului conditionat (A = 0, C = 1) sunt prezentate ın figura6.5-d. Se remarca aparitia pulsului de hazard combinational dupa comutarea semnalului A din 1 ın 0.

5. Sa se determine daca circuitul din figura 6.6-a produce hazard static. In caz afirmativ, sa se propuna o modificarea circuitului astfel ıncat sa fie eliminat hazardul.

70 LECTIA 6. Analiza circuitelor logice combinationale

Solutie

Din structura circuitului se deduce expresia functiei logice:

F = A ·B ·A · C = A ·B +A · CDiagrama V-K din figura 6.6-b prezinta dupa minimizare doua suprafete adiacente disjuncte, ceea ce indicafaptul ca se poate genera hazard static 1 cand se comuta ıntre mintermii 7 (ABC = 111) si 3 (ABC = 011). Inacest caz F (A, 1, 1) = A · 1 +A · 1 = A+A = 1 care ia valoarea nepermisa 0 la comutatia variabilei A de la 1 la0.

Hazardul se poate elimina prin adaugarea unui implicantul prim la forma minima B ·C, rezultat din considerareasuprafetei care include mintermii 7 si 3. Se obtine functia F = A ·B+A ·C+B ·C cu implementarea prezentataın figura 6.6-c.

a) b) c)

Figura 6.6 a) Circuit, b) Diagrama V-K, c) Circuit fara hazard combinational static (problema 5).

6. Sa se puna ın evidenta hazardul static pentru fiecare din urmatoarele functii si sa se determine circuite echivalentedin punct de vedere logic, dar care elimina hazardul combinational.

a) F (A,B,C,D) =∑

(5, 7, 8, 9, 10, 11, 13, 15);b) F (A,B,C,D) =

∑(5, 7, 13, 15);

c) F (A,B,C,D) =∑

(0, 2, 4, 6, 12, 13, 14, 15);d) F (A,B,C,D) = (A+B +D) · (A+ C ·D) · (A+B + C);e) F (A,B,C,D) = (A+B +D) · (A+B + C +D) · (A+ C) · (B + C);f) F (A,B,C,D) = B · C ·D +A ·B · C +B · C.

Solutie

a) Diagrama V-K asociata functiei este prezentata ın figura 6.7-a. Minimizarea prezinta doua suprafete adiacentedisjuncte. F (A,B,C,D) = A · B ·D + B ·D. Hazardul apare ın conditia A = D = 1, la comutarea lui B ıntrecele doua valori logice. F (1, B,C, 1) = 1 ·B · 1 +B · 1 = B +B = 1

a) b)

Figura 6.7 Diagrame V-K: a) minimizare, b) eliminare hazard combinational (problema 6-a).

Pentru eliminarea hazardului se impune considerarea unei suprafete suplimentare care sa acopere partial ambelesuprafete adiacente, asa ca ın figura 6.7-b:F (A,B,C,D) = A ·B ·D +B ·D +A ·D.

e) Functia este reprezentata sub forma de ”produs de sume”. Fiecare ”suma” provine din minimizarea unorsuprafete cu valori logice 0.F (A,B,C,D) = (A+B +D) · (A+B + C +D) · (A+ C) · (B + C) = I · II · III · IV

71

a) b)

Figura 6.8 Diagrame V-K: a) minimizare, b) eliminare hazard combinational (problema 6-e).

Figura 6.8 prezinta diagrama V-K obtinuta prin plasarea suprafetelor asociate implicantilor primi:I = (A+B +D), II = (A+B + C +D), III = (A+ C), IV = (B + C).Eliminarea hazardului combinational determina aparitia ınca a doua sume ın produs, sume asociate suprafeteloraditionale necesare pentru acoperirea casutelor vecine dar incluse la minimizare ın suprafete disjuncte.F (A,B,C,D) = I · II · III · IV · V = (A+B +D) · (A+B +D) · (A+ C) · (B + C) · (A+ C +D)

7. Explicati prin forme de unda aparitia hazardului combinational ın circuitul din figura 6.9.

Figura 6.9 Circuit cu porti logice si diagrame temporale pentru problema 7.

Solutie

Reprezentarea grafica a diagramelor de timp avand secventa obisnuita la intrare (000, 001, 010...111) nu garan-teaza aparitia unui caz de hazard combinational deoarece aparitia hazardului este determinata de existenta uneianumite succesiuni de stimuli la intrarea circuitului. Pentru a pune ın evidenta hazardul combinational tre-buie determinata acea secventa prin analiza circuitului. Se observa ca circuitul are doua cai de propagare dela intrarea B la iesire. Aceste cai sunt validate prin portile logice daca A = C = 1. Succesiunea de stimulicare va produce hazard combinational este ABC = 101, 111, 101. Figura 6.9 prezinta diagramele temporalecare prezinta punerea ın evidenta a hazardului combinational. Aparitia glitch-ului este datorata timpului deıntarziere aditional introdusa de primul inversor fata de cea de-a doua cale de propagare de la intrarea B laiesire.

8. Se considera circuitele logice din figurile 6.10-a,b.

a) Deduceti expresiile logice ale semnalelor G1, G2, G3 si G4, G5, G6, G7. Pe baza acestora, deduceti expresiilelogice ale iesirilor F1, F2 si F3, F4.b) Listati toate cele 16 combinatii ale intrarilor A, B, C si D si realizati tabelul de adevar incluzand coloanepentru semnalele interne si iesiri.c) Realizati diagrama V-K, minimizati functiile F1, F2 si F3, F4. Aratati ca expresiile minime sunt echivalentecu cele obtinute din circuit la primul punct.

72 LECTIA 6. Analiza circuitelor logice combinationale

a) b)

Figura 6.10 Circuite cu porti logice referite la problema 8.

Solutie

a)G2 = C +DG1 = B ·G2 = B · (C +D)G3 = A+BF1 = A+G1 = A+B ·G2 = A+B · (C +D)F2 = G2 ·G3 = (C +D) · (A+B)

b) Tabelul de adevar este:

Nr. A B C D G2 = C +D G1 = B ·G2 G3 = A+B F1 = A+G1 F2 = G2 ·G3

0 0 0 0 0 1 0 1 0 11 0 0 0 1 0 0 1 0 02 0 0 1 0 0 0 1 0 03 0 0 1 1 0 0 1 0 04 0 1 0 0 1 1 1 1 15 0 1 0 1 0 0 1 0 06 0 1 1 0 0 0 1 0 07 0 1 1 1 0 0 1 0 08 1 0 0 0 1 0 0 1 09 1 0 0 1 0 0 0 1 010 1 0 1 0 0 0 0 1 011 1 0 1 1 0 0 0 1 012 1 1 0 0 1 1 1 1 113 1 1 0 1 0 0 1 1 014 1 1 1 0 0 0 1 1 015 1 1 1 1 0 0 1 1 0

c) Diagramele V-K asociate functiilor F1 si F2 sunt prezentate ın figura 6.11.

F1 F2

Figura 6.11 Diagramele V-K ale functiilor F1 si F2 referite la problema 8.

73

Forma minima a lui F1 rezultata din minimizarea cu diagrama Veitch-Karnaugh: F1 = A+B · C ·D. Expresiainitiala se prelucreaza analitic astfel: F1 = A + B · (C +D) = A + B · (C ·D) = A + B · C ·D, adica expresiaminima.Similar se obtine forma minima pentru F2 = A · C ·D +B · C ·D.F2 = (C +D) · (A+B) = C ·D · (A+B) = A · C ·D +B · C ·D.

9. Determinati functiile logice ale iesirilor circuitelor combinationale prezentate ın figura 6.12.

a) b)

c) d)

Figura 6.12 Circuite cu porti logice referite la problema 9.

Solutie

b) Ecuatiile semnalelor intermediare sunt:T1 = B · T2

T2 = B + C +DT3 = A⊕B

Functiile logice a celor 2 iesiri sunt:F1 = A+ T1 = A+ (B · T2) = A+ (B · (B + C +D))F2 = T1 ⊕ (T2 · T3)⊕ T3 ⊕B = (B · (B + C +D))⊕ ((B + C +D) · (A⊕B))⊕ (A⊕B)⊕B

10. Analizati paritatea (para sau impara) generata de circuitele din figura 6.13:

74 LECTIA 6. Analiza circuitelor logice combinationale

Figura 6.13 Circuite generatoare de paritate, referite la problema 10.