Carte_ED

Circuite integrate numerice. Aplicaii n mecatronic

1

Capitolul 1 Noiuni introductive 1.1 Definiii i clasificri

Un circuit integrat este un circuit microelectronic (realizat pe o singur

pastil chip de material semiconductor, prin tehnologii specifice) la care funciile componentelor electronice (tranzistori, diode, rezistori, capacitori) sunt ndeplinite de anumite subdomenii ale solidului semiconductor. Ca materiale semiconductoare se utilizeaz, de cele mai multe ori, siliciul mono cristalin (mono Si), arseniura de galiu (GaAs) sau, mult mai puin, germaniul (Ge). Mai exist i jonciuni metal-semiconductor (Al-Si) utilizate la realizarea de diode Schottky. Materialele conductoare utilizate sunt, funcie de circulaia de curent necesar, fie metalice (aluminiu-Al, aur-Au) sau realizate tot pe baz de siliciu, dar poli cristalizat (poly Si). Cuprul a nceput s fie utilizat doar n ultimul timp, datorit faptului c este necesar o interfa special, costisitoare, cu siliciul (altcumva el difuzeaz n siliciu, ca apa ntr-un burete!). Pentru izolri se utilizeaz bioxidul de siliciu (SiO2) sau jonciuni p-n polarizate invers ([45],[47]).

Un astfel de circuit microelectronic, introdus ntr-o capsul package (din material plastic sau ceramic) i prevzut cu elemente de conexiune extern (pini, "piciorue") reprezint un circuit integrat monolitic; trebuie amintit c mai exist i aa numitele circuite integrate hibride care sunt realizate dintr-un ansamblu de circuite integrate monolitice, eventual nencapsulate, mpreun cu componente pasive i/sau active, interconectate pe un suport gen ceramic, totul fiind ncapsulat n aceiai capsul (plastic sau metal).

Un circuit integrat numeric (digital) este un circuit integrat destinat unor funcii de prelucrare specifice (cum ar fi operaiile logice, aritmetice, de memorare) realizate asupra unor semnale numerice (care admit o reprezentare binar), i a crui funcionare poate fi descris cu ajutorul algebrei booleene.

Circuitele integrate numerice (digitale) domin domeniul aplicaiilor circuitelor integrate att n termeni de volum al produciei i vnzrilor, ct i al diversitii constructive. Aplicaiile includ: subcomponente ale sistemelor de calcul, realizarea de diverse variante de microprocesoare, instrumentaie numeric, jocuri electronice, etc.; practic ele stau la baza tuturor sistemelor de prelucrare a informaiei i a sistemelor moderne de control al proceselor, cu alte cuvinte circuitele integrate numerice stau la baza civilizaiei tehnologice actuale. n formele menionate, circuitele integrate numerice reprezint i o component esenial a oricrui sistem mecatronic.

Exist un numr relativ mic de circuite numerice de baz care sunt utilizate ca blocuri constructive. Ele sunt interconectate astfel nct s formeze circuite complexe, capabile s ndeplineasc cerinele asociate aplicaiilor menionate.

Principalele justificri ale dezvoltrii acestei categorii de circuite ar fi:

Noiuni introductive

2

- reducerea dramatic a dimensiunilor i a consumului de energie pentru sistemele n care se utilizeaz - reducerea preului de cost datorit produciei de mas i al standardizrii unor familii i serii de circuite integrate numerice - creterea fiabilitii sistemelor care le utilizeaz datorit, printre altele, a reducerii numrului de interconexiuni externe

Principala caracteristic a unui astfel de circuit numeric este c el este realizat s funcioneze cu mrimi de intrare i ieire binare, reprezentate, n majoritatea situaiilor, prin dou domenii de tensiune disjuncte. n practic, de aici a rezultat o mare diversitate de circuite care difer ntre ele prin: domeniile de tensiune utilizate, curenii de intrare/ieire, temperaturile de funcionare, procesele tehnologice de fabricaie utilizate, etc.

Exist numeroase criterii de clasificare a acestor circuite, criterii din care se pot meniona: a. tehnologia (procesul tehnologic) utilizat la realizarea microcircuitului; astfel exist circuite integrate numerice bipolare (care utilizeaz ca element de baz tranzistorul bipolar) i circuite unipolare (utilizeaz un tranzistor unipolar de obicei MOSFET); n cadrul celor dou mari categorii au aprut diferite variante cu aplicaii practice organizate n familii (serii), eventual standardizate; se pot exemplifica n acest sens: - circuite bipolare: TTL (Transistor Transistor Logic), ECL (Emitter Coupled Logic), IIL (Integrated Injection Logic) - circuite unipolare: MOS, CMOS (Complementary MOS), CCD (Charge Coupled Device) - circuite BiCMOS, folosesc ambele tipuri de tranzistori (bipolar i MOSFET)

Practic din seriile bipolare mai prezint interes doar seriile TTL (moderne, cum ar fi ALS, AS sau F i mai puin LS) i cele ECL.

Trebuie menionat c dezvoltrile majore, spectaculare, au i au avut loc, de muli ani, doar n domeniul tehnologiilor unipolare i anume al tehnologiei CMOS i BiCMOS. Aici exist o diversitate foarte mare, datorat i proliferrii seriilor CMOS sau BiCMOS cu tensiune sczut de alimentare (low voltage): LVC, AVC, AHC, ALVC, CBTLV, etc. b. gradul de integrare realizat la nivelul pastilei de siliciu (numrul de tranzistoare echivalente integrate); n acest sens se menioneaz urmtoarele categorii de circuite(acronime): SSI (Small Scale Integration < 50 ); MSI (Medium Scale Integration 50-500); LSI (Large Scale Integration 500 - 30000); VLSI (Very Large Scale Integration > 30000) Clasificarea respectiv este practic desuet la ora actual, existnd circuite care au zeci de milioane de tranzistoare integrate la nivelul aceluiai circuit. Circuite n tehnologie CMOS cu aproape un miliard de tranzistoare sunt deja realizabile n condiii de laborator, folosind dimensiuni minime de 60 sau 45 nanometri!


3

1.2. Nivele de descriere utilizate n proiectarea cu circuite integrate numerice O caracteristic important legat de utilizarea circuitelor integrate numerice este constituirea mai multor nivele de descriere (de abstractizare) ce pot fi folosite ntr-o proiectare complet. Aceast abordare a permis o oarecare ncapsulare a nivelului respectiv, fcnd posibil dezvoltarea unor mijloace software de proiectare asistat (CAD tools) specifice fiecrui nivel, mijloace fr de care progresele semnificative din domeniu nu ar fi fost posibile([27],[47],[48]).

Una din variantele posibile de descriere top-down (de la nivelul cel mai ridicat de abstractizare la cel mai cobort) a acestor nivele ar fi : a. nivelul sistemic al blocurilor funcionale presupune utilizarea unei scheme bloc n care sunt descrise (prezentate) principalele subcomponente ale unui sistem numeric; descrierea blocurilor este mai degrab textual dect ntr-un limbaj formal; este nivelul superior la care lucreaz iniial orice proiectant de sistem atunci cnd face specificaia funcional a sistemului b. nivelul generic al transferului ntre registre-RTL (Register Transfer Level) const n utilizarea de instruciuni analoage celor dintr-un (meta)limbaj de programare, instruciuni care descriu deplasarea i prelucrarea informaiei ntre sau n elemente de memorare (registre generice) prin nivele de logic combinaional; RTL permite o descriere formal a funcionrii unei structuri numerice de prelucrare a informaiei; exist diverse materializri sub forma unor limbaje formale sau HDL (Hardware Description Language) care finalmente vor permite, cu anumite limitri, i sinteza circuitelor (schemelor) logice. c. nivelul schemelor logice larg utilizat n descrierea funcionrii interne a blocurilor specificate la nivelele superioare deja menionate; se utilizeaz, ntr-o descriere grafic i/sau analitic, funcii logice i/sau aritmetice bine definite prin intermediul algebrei booleene, pn la nivel de poart; pentru multe tipuri de proiectare, aparent acesta este nivelul cel mai de jos care este necesar s fie cunoscut de proiectant dar exist multe aspecte legate de nivelul inferior care sunt vitale pentru o proiectare complet (interfaa electric, caracteristici de regim dinamic). d. nivelul schemelor electrice (electronice) utilizate la descrierea funcionrii circuitului integrat din punct de vedere electric; se pot utiliza scheme electrice pentru fiecare bloc logic ct i pentru poriunile de circuit care nu pot fi asimilate unui bloc logic; este caracterizat prin prezena componentelor electronice discrete i utilizarea ecuaiilor lor simplificate de funcionare e. nivelul descrierii geometrice a microcircuitului este cel mai apropiat de realizarea fizic propriu-zis a elementelor descrise la nivelele superioare; este nivelul la care lucreaz proiectantul circuitului microelectronic; este de dorit o cunoatere sumar i a acestui nivel de ctre proiectanii de la nivelele superioare deoarece, n ultim instan, caracteristicile geometrice ale microcircuitului sunt

Noiuni introductive

4

cele care determin performanele schemei electronice utilizate pentru circuitul integrat numeric. 1.3. Caracteristici generale ale circuitelor integrate numerice

Operarea acestor circuite fcndu-se ntotdeauna n mod binar, n regim static, orice intrare sau ieire se va gsi ntr-una din cele dou stri posibile. Aceste stri sau condiii vor fi identificate ca stri adevrate/false, stri "1" sau "0" (citite ca 1 sau 0 logic) sau nivele ridicate/coborte (High/Low). Identificarea intrrilor sau ieirilor se face printr-o indexare corespunztoare: I pentru intrare (input), O- pentru ieire (output).

La fel ca la orice sistem exist caracteristici i parametri de regim static (cu formulri alternative precum curent continuu, DC) i respectiv de regim dinamic (cu formulri alternative ca tranzitoriu, transient, curent alternativ, AC). a. Regimul static

Deoarece mrimile de intrare i ieire sunt, aproape ntotdeauna, de natura unor tensiuni, cele dou stri pe intrare vor fi caracterizate de dou valori de tensiune VIL i VIH unde n logic pozitiv, VIH > VIL.

Dac tensiunea V a unui nod oarecare al circuitului ndeplinete condiia V >VIH atunci nodul respectiv este n starea "1", iar dac V


5

alternative (second -source) constituie un imbold suplimentar pentru fabricant n aderarea la un standard deja constituit.

Anumite tehnologii nu au ns astfel de specificaii standardizate pentru c sunt utilizate doar la realizarea de circuite VLSI. Totui i aceste circuite vor fi prevzute cu o interfa intrare/ieire pentru a permite conectarea cu exteriorul, circuite care trebuie s asigure compatibilitatea cu standarde larg acceptate.

Blocurile de baz dintr-o familie oarecare pot fi combinate n vederea realizrii unor funcii complexe. Setul minim de funcii logice conine funciile: AND (SI), OR (SAU) i NOT (NU), setul fiind complet n sensul c orice funcie combinaional se poate realiza pe baza lui. Totui cele mai simple circuite electronice ce pot fi utilizate la implementarea funciilor logice realizeaz o inversare a semnalelor de intrare. Astfel, structuri electronice minimale realizeaz funcia NAND i nu AND, respectiv funcia NOR i nu OR, cele dou funcii fiind complete n sensul menionat anterior.

Circuitele electronice care vor implementa funciile NAND sau NOR vor fi i din acest motiv cele preferate ntr-o familie logic oarecare, alctuind astfel blocurile logice ce stau la baza familiei respective.

Denumirea generic utilizat pentru acestea este cea de poart fundamental (basic gate) a familiei respective.

Caracteristicile standard al interfeei electrice de regim static pentru o familie de circuite sunt determinate plecnd de la caracteristicile celui mai simplu component al familiei, i anume inversorul de baz (basic inverter). n figura 1.1 este prezentat un astfel de inversor mpreun cu caracteristica static de transfer (CST) .

Figura 1.1 Caracteristica static a unui inversor numeric

O familie logic la care CST prezint o zon n care ctigul intrare/ieire este supraunitar se numete ca avnd o capacitate de refacere a nivelelor logice ("restoring logic"). Aceast caracteristic se manifest n cazul degradrii nivelelor logice dintr-o cauz oarecare, prin refacerea acestora datorit amplificrii (A >1) disponibile la nivelul circuitelor care urmeaz.

Pentru definirea nivelelor logice se utilizeaz CST a unui inversor din familia respectiv (figura 1.2) pe care se pun n eviden o serie de importante valori asociate.

Noiuni introductive

6

VILmax - cea mai mare tensiune de intrare interpretat sigur ca "0" VIHmin - cea mai mic tensiune de intrare interpretat sigur ca "1" VOL - valoarea nominal de "0" la ieire VOH - valoarea nominal de "1" la ieire Dac A este amplificarea de tensiune, n modul, VIL i VIH delimiteaz, pe axa tensiunii de intrare, cele trei regimuri semnificative, dou cu amplificare subunitar i unul cu amplificare supraunitar: - dac Vi < VIL orice mic perturbaie prezent la intrare va avea un efect redus la ieire datorit lui A < 1

Figura 1.2 Caracteristica static de transfer (CST)

- dac VIL < Vi < VP intrarea este nc interpretat ca "0", dar datorit lui A > 1 orice mic perturbaie va fi amplificat la ieire i transferat etajului urmtor, putnd duce la funcionare eronat Astfel VIL va reprezenta cea mai mare tensiune care poate fi considerat, cu un nivel ridicat de ncredere, ca aparinnd nivelului de "0" . O analiz analoag poate fi realizat i pentru VIH.

Punctul de mijloc Vo = Vi = VP reprezint tensiunea de prag (de comutare) care separ n mod absolut cele dou stri logice pe intrare; el corespunde unei stri instabile deoarece orice perturbaie va fi amplificat datorit ctigului mult supraunitar.

Marginile de zgomot (ad-literam, din englez " noise margins"), vor fi cele mai mari valori ale unei tensiuni perturbatoare (zgomot) suprapuse peste semnalul logic util care pot fi tolerate pe intrarea circuitului n condiiile unei funcionri sigure. Pentru CST dat vor exista dou margini de zgomot corespunztoare celor dou nivele logice:


7

MZL = VIL - VOL i MZH = VOH - VIH Pentru orice poart logic marginile de zgomot se pot evalua analog pe baza CST.

Putem considera, pentru a ne apropia de realitate, c la ieire se afl conectat (este deci comandat) mai mult de o intrare i exist circulaie de curent. Inversorul utilizat este unul ne ideal, n sensul c rezistena sa de intrare este finit (curentul de intrare nu este nul) i rezistena de ieire i ea este ne nul (sursa de tensiune echivalent nu mai este ideal).

Odat cu creterea ncrcrii ieirii (a circulaiei de curent) va rezulta o degradare a nivelelor logice datorit cderilor de tensiune pe rezistena de ieire: scad valorile asociate punctului de nivel "1" i cresc valorile punctului de nivel "0".

Numrul maxim de intrri care pot fi conectate la ieirea circuitului este definit ca fan-out (capacitate de comand) al circuitului respectiv. Astfel specificarea nivelelor logice pentru o familie de circuite integrate numerice se face n condiiile unui fan-out dat. Astfel vom avea i un VOLmax ca valoarea limit garantat de "0" la ieire i VOHmin - ca valoare limit garantat de "1" la ieire, n condiiile unui fan-out maxim.

Exist ns i circuite la care efectul fan-out-lui asupra CST este nesemnificativ, cum ar fi familiile unipolare, la care curentul de intrare n regim static are valori neglijabile. OBSERVAIE Nu trebuie uitat c exist i factori de influen externi care afecteaz CST i valorile asociate ei, cei mai importani fiind temperatura de lucru i tensiunea de alimentare. Orice circuit integrat numeric are un domeniu pentru temperatura de lucru i unul pentru tensiunea de alimentare. Astfel pentru un circuit exist un domeniu admis al temperaturii de lucru (de exemplu 0..70o) i un domeniu admis pentru tensiunea de alimentare (de exemplu 5V+-10%).

Pentru o poart standard avnd CST descris mai sus, situarea tensiunii de intrare n zona tensiunii de prag (pe zona de ctig maxim a CST) pentru intervale de timp mai mari (de exemplu datorit timpilor mari de front pentru semnalul de intrare) poate duce la amorsarea unui regim instabil i n consecin la apariia unor oscilaii de nalt frecven pe fronturile semnalului de ieire, cu efecte imprevizibile pentru circuitele comandate.

De asemenea, prezena zgomotului pe fronturile semnalului de intrare, n zona tensiunii de prag, poate da natere unor comutaii false ale ieirii (aici marginile de zgomot nu sunt relevante!).

Eliminarea dezavantajelor menionate presupune realizarea unor pori a cror CST s fie mult mai abrupt n zona de ctig supraunitar (rezolvndu-se problema fronturilor lente) i care s prezinte i un histerezis (problema zgomotului). Pentru aceasta, n structura poriilor standard se introduce un etaj formator (un circuit basculant asimetric) care utilizeaz reacia pozitiv, numit trigger Schmitt (dup numele inginerului german care l-a descris iniial n anul 1938). Caracteristic acestui circuit este existena a dou tensiuni de prag, una

Noiuni introductive

8

pentru sensul cresctor al tensiunii de intrare (VP+ sau VPHL) i una pentru sensul descresctor (VP- sau VPLH ), rezultnd un histerezis H egal cu diferena ntre cele dou tensiuni de prag.

Figura 1.3 Caracteristica static a unei pori cu intrare trigger Schmitt

Caracteristica static de transfer i simbolurile utilizate pentru o astfel de poart (un NAND cu 2 intrri) cu intrare de tip trigger Schmitt sunt date n figura 1.3. De exemplu, pentru un circuit TTL valorile tensiunilor de prag sunt VPHL=1.8V i VPLH=0.9V. n plus se mai garanteaz o bun stabilitate a celor dou valori (cca. 2.5%), pe toat gama de variaie a tensiunii de alimentare i temperaturii. Datorit etajului suplimentar timpul de propagare i consumul sunt mai mari ca la poarta standard .

Principalele aplicaii ale unor astfel de pori valorific imunitatea crescut la perturbaii a acestora: receptoare de linie, circuite de cuplare la magistral (ca intrare) sau posibilitatea de a fi comandate de semnale cu fronturi lente i stabilitatea tensiunilor de prag: formatoare de impulsuri, circuite de temporizare (monostabile, ntrzieri) realizate cu elemente exterioare RC (conectate ca filtre trece-jos sau trece-sus).

Regimul static este caracterizat, n afar de CST care este evident o caracteristic tensiune-tensiune, i de o caracteristic de intrare i dou caracteristici de ieire (cte una pentru fiecare stare a ieirii). Caracteristicile respective sunt de tip curent-tensiune, artnd cum evolueaz curentul de intrare funcie de tensiunea de intrare Iin = Iin(Vin) sau cum evolueaz curentul de ieire funcie de tensiunea de ieire: Iout = Iout(Vout), separat pentru cele dou stri posibile ale ieirii (0 i 1).

Caracteristicile respective sunt, de regul, neliniare i prin intermediul lor se precizeaz, direct sau indirect, valori limit garantate pentru curentul de intrare IIH i IIL, respectiv pentru cel de ieire IOL i IOH. Prin intermediul caracteristicilor de ieire se poate observa, de exemplu, c ieirea in 1 ntotdeauna debiteaz curent (IOH >0), iar n 0 absoarbe curent (IOL


9

bipolare TTL, se poate observa c intrarea n 1 ntotdeauna absoarbe curent (IIH >0), iar n 0 debiteaz curent (IIL

Noiuni introductive

10

Timpul de propagare este de obicei specificat ca dat de catalog pentru o ncrcare dat (maxim) a ieirii, ca fan-out i sarcin capacitiv.

La ieire se pun n eviden de fapt doi timpi de comutare (switching) tPHL i tPLH, msurai la 50% din amplitudinea impulsurilor de la intrare i respectiv ieire i indexai dup tranziia ieirii. De multe ori ei au valori diferite tPHL tPLH. Atunci cnd exist, diferena menionat constituie un dezavantaj, putnd duce la modificarea formei de und (a factorului de umplere), la trecerea prin unul sau mai multe nivele de pori. Din acest motiv mrimea definit ca tpd = (tPHL + tPLH ) / 2 i numit timp de propagare propriu-zis, este doar un indicator sintetic de calitate care poate servi la compararea diverselor familii de circuite.

OBSERVAIE Unul din instrumentele de lucru de baz ale proiectantului din acest domeniu este catalogul de circuite integrate numerice i foaia de catalog a unui circuit sau familii de circuite (circuit datasheet). Una din cele mai sigure i complete surse de informaie din domeniu sunt notele de aplicaii ale fabricanilor de astfel de circuite (manufacturer application notes)! 1.4 Variante de ncapsulare (packages) Aa cu deja s-a menionat, microcircuitul este finalmente ncapsulat ntr-o capsul din material plastic sau ceramic prevzut cu mijloace pentru realizarea interconexiunilor externe - pini (pins). Ceramica este utilizat atunci cnd exist cerine mai deosebite legate de ermeticitatea capsulei sau de cantitatea de cldur care trebuie disipat.

Figura 1.5 Cele mai rspndite variante de ncapsulare


11

Variantele de ncapsulare prezentate n figura 1.5 ([43]) sunt identificate prin acronime sugestive (n englez!) i au asociate probleme tehnologice specifice de montare pe cablajul imprimat (PCB), care constituie suportul material al interconexiunilor dintre circuite (module). Capsulele DIP sau DIL Dual In (Line) Package i PGA Pin Grid Array sunt variante destinate montrii cu ajutorul unor guri (pin through) realizate n cablajul imprimat; eventual se pot utiliza i socluri (sockets) pentru o montare alternativ celei prin lipire (soldering). Urmtoarele variante de ncapsulare sunt variante SMD (Surface Mounted Devices) destinate montrii pe suprafa (fr guri pentru pini): SOIC- Small Outline Integrated Circuit, TSOP- Thin Small Outline Package, SOJ Small Outline, PLCC- Plastic Leadless Chip Carrier, QFP- Quad Flat Pack, BGA- Ball Grid Array. Numrul de conexiuni externe este variabil de la civa pini pn la mii de conexiuni; cea mai mare densitate de conexiuni externe se obine pentru variantele de tip BGA, unde de fapt este vorba nu de pini ci de nite mici sfere de aliaj de lipit (solder) plasate pe una din feele capsulei. Pot exista, pentru acelai circuit, mai multe variante de ncapsulare. n foaia de catalog a circuitului sunt descrise i variantele de ncapsulare disponibile, cu dimensiunile geometrice asociate, ntr-o form care permite i identificarea numrului de pini: DIP40, SOIC8, PLCC44, TQFP244, etc. Fabricanii mai ofer, de multe ori n mod standard, i variante nencapsulate ale circuitelor, destinate unor aplicaii speciale ([37]). 1.5 Ciclul de via al seriilor standardizate de circuite integrate numerice La fel ca orice alt produs i o familie (serie) standardizat de circuite integrate numerice, dac s-a dovedit viabil, are un ciclu de via pe pia, bazat pe utilizarea familiei respective de ctre proiectani, i care este caracterizat de urmtoarele etape:

- apariie (introducerea) pe pia - creterea cotei de pia aferente - o perioad de maturitate - o perioad de declin inerent - un final n care produsul devine demodat (obsolete) n faza n care seria respectiv devine demodat ea de fapt nu mai este

fabricat sau n foarte scurt timp nu va mai fi fabricat, trebuind s fie evitat utilizarea ei ntr-un proiect nou. Acesta este cazul seriilor TTL clasice (seriile 54-74 clasice) din care mai sunt disponibile actualmente doar cteva module funcionale.

Noiuni introductive

12

Figura 1.6 Ciclul de via al seriilor standardizate de circuite numerice Din figura 1.6 (provenind din [43]) se poate observa c dintre seriile standardizate realizate n tehnologie bipolar, n 2004 doar seriile TTL moderne cum ar fi ALS, F (AS) i eventual familia ECL (ne figurat deoarece nu este produs de Texas Instruments, de la care provine informaia) sunt n faza de maturitate, restul seriilor bipolare fiind n faza de declin. Singura familie CMOS aflat n faza de declin este cea cunoscut sub numele de seria 4000 (CD4000), care este de fapt i prima serie standardizat de circuite CMOS aprut la sfritul anilor 70.


13

Capitolul 2 Circuite integrate numerice CMOS moderne 2.1 Introducere

n ultimii 30 de ani tensiunea standard de alimentare pentru circuitele numerice a fost de 5V. Valoarea respectiv a rezultat ca un compromis istoric n ce privete procesul tehnologic utilizat, caracteristicile circuitelor bipolare (TTL), puterea disipat i marginile de zgomot de curent continuu. Odat cu rspndirea exploziv a circuitelor CMOS de la nceputul anilor 80 ea a fost adoptat, la nceput, i ca tensiune standard de alimentare pentru acestea. Mai mult, pentru a ajuta tranziia de la TTL la CMOS, au aprut o serie de circuite cu nivele de intrare compatibile TTL (cu VIH min =2.0 V, VIL max =0.8V), valori artificiale pentru structurile CMOS, care sunt mult mai simetrice dect cele bipolare.

Cerinele din ce n ce mai stringente pentru viteze mai mari, densiti mai mari de integrare la costuri mai sczute i puteri disipate mai mici au fcut ca productorii de circuite integrate s nceap s produc circuite cu dimensiuni minime ale tranzistoarelor CMOS din ce n ce mai mici, respectiv i cu grosimi ale stratului izolator de gril mai mici i cu tensiuni de strpungere mai mici pentru acesta. De la dimensiuni minime de 2um la nceputul anilor 80 s-a ajuns astzi la dimensiuni sub 0.1um ([26]).

Att proiectanii de sisteme (utilizatorii) ct i productorii de circuite integrate au putut s beneficieze de aceste procese tehnologice superioare cu un pre: tensiunea de alimentare a trebuit s coboare. De exemplu, realizat un proces tehnologic de 0.35um un circuit CMOS nu mai poate funciona fiabil la o tensiune de alimentare de 5V i va fi alimentat la 3.3V. Un circuit CMOS realizat cu un proces tehnologic de 0.25um nu va funciona fiabil alimentat la 3.3V i va trebui s se treac la 2.5V, .a.m.d.

Cel mai important beneficiu al scderii tensiunii de alimentare este scderea puterii disipate (i a cantitii de cldur corespunztoare), proporional cu ptratul tensiunii de alimentare. Astfel, un circuit alimentat la 3.3V va consuma jumtate din puterea consumat cnd el este alimentat la 5V, iar unul alimentat la 2.5V va consuma doar un sfert.

Din pcate, aceast scdere este compensat de creterea inevitabil a puterii disipate la nivelul circuitului datorat creterii complexitii circuitului (o consecin a creterii gradului de integrare) i a posibilitii utilizrii lui la frecvene mai mari.

Pentru un utilizator care dorete sa beneficieze de avantajele migraiei la tensiuni de alimentare mai sczute apar noi probleme, din care cele mai importante sunt ([16], [26], [43]):

- utilizarea de surse multiple de alimentare, generarea lor i distribuirea tensiunilor la nivelul sistemului; de regul, tensiunile mai mici sunt

Circuite integrate numerice CMOS moderne

14

obinute pe baza tensiunilor mai mari, folosind diverse variante de stabilizatoare de tensiune (uzual de tip LDO Low Drop Out )

- interfaa electric ntre circuitele CMOS cu tensiuni de alimentare diferit - secvenierea corect a pornirii/opririi surselor de alimentare diferite, pentru

a evita alimentarea pirat i fenomenul de latch-up (zvorre) tipice tehnologiei CMOS

n figura 2.1 ([43]) sunt prezentate familiile de circuite CMOS ale firmei Texas Instruments, punndu-se n eviden posibilitile de migrare la tensiuni de alimentare sczute precum i timpii de propagare obtenabili, odat cu progresul tehnologiei CMOS.

Figura 2.1 Evoluia tensiunii de alimentare pentru familiile de circuite Texas Instruments

n continuare se va face o prezentare succint a acestor familii (serii), suficient pentru utilizatorul avizat al circuitelor CMOS clasice (cum ar fi seriile 4000 au 74HC/HCT). 2.2 Seriile cu tensiune de alimentare redus (Low Voltage) Seria 74AHC/AHCT

Familia Advanced High-Speed CMOS (74AHC/AHCT) a fost destinat nlocuirii directe a familiei High-speed CMOS (74HC/HCT), n condiiile obinerii unor performane superioare de regim static i dinamic. Exist posibilitatea trecerii i la tensiunea de alimentare redus Vcc=3.3V deoarece performanele familiei AHC sunt specificate i pentru aceast tensiune ([34]).


15

Pentru seria AHC tensiunea de alimentare nominal este n plaja Vcc = 2V ..5.5V, caracteristicile fiind specificate att pentru Vcc=5V ct i pentru Vcc=3.3V. Pentru seria 74AHCT valoarea recomandat a tensiunii de alimentare este Vcc = 4.5V ..5.5V.

Tensiunile de prag sunt la jumtate din tensiunea de alimentare Vp=Vcc/2 pentru 74AHC i respectiv n jur de Vp=1.4V-1.5V la 74AHCT. n plus, exist un mic histerezis al caracteristicii statice de transfer, de cca. 100mV la AHC i cca. 300mV la AHCT, ducnd la o imunitate crescut la perturbaii, precum i posibilitatea utilizrii unor semnale de intrare cu fronturi lente.

Un circuit din seria AHC alimentat la Vcc=3.3V poate fi comandat cu tensiuni de intrare pan la 5V, deoarece dioda ctre Vcc din circuitul de intrare a fost nlturat ([42]).

Puterea disipat de regim static este de circa trei ori mai mic dect la seriile 74HC(T). Curenii de ieire sunt IOH / IOL = 8 mA la Vcc=5V i IOH / IOL 4 mA la Vcc= 3.3V.

Timpii de propagare tpd sunt n jur de 5nsec (la Vcc=5V), de cca. 3 ori mai mici dect la familia HC, la aceiai tensiune de alimentare.

Diversitatea modulelor funcionale este asemntoare celei din seria 74HC(T). Evident, exist i compatibilitate pin la pin cu seriile generice 74. Seria 74LV

Iniial familia 74LV (Low Voltage) a fost destinat pentru aplicaii cu tensiunea de alimentare nominal Vcc=3.3V. Ulterior familia a fost caracterizat i pentru operarea la tensiunea nominal Vcc=5V. Are un consum de regim static mai mic dect seriile 74AHC(T). Nivelele de intrare sunt CMOS (funcie de tensiunea de alimentare). Caracteristicile generale ale familiei sunt:

Vcc =1.0V-3.6V (maxim 5.5V) ; IOH / IOL = 8 mA (Vcc=3.3V) tpd = 9nsec (Vcc=3.3V)

Seria 74LVC

Familia 74LVC este una optimizat pentru funcionarea la tensiunea de alimentare nominal de 3V(3.3V). Este realizat pe baza unui proces tehnologic mai performant dect seria LV (0.8um fata de 2um la 74LV). Nivelele de intrare sunt CMOS. Caracteristicile generale ale familiei sunt:

Vcc =1.2V-3.6V ; IOH / IOL = 24 mA (Vcc=3.3V) tpd=5nsec (Vcc=3.3V)

Seria 74ALVC Familia 74ALVC (Advanced Low-Voltage CMOS) este cea mai performant serie standardizat, cu tensiunea de alimentare nominal de Vcc=3.3V.

Seria ALVC cuprinde i o gam nou de module funcionale destinate interfeei cu circuite de memorie SDRAM. Circuitele destinate cuplrii la


16

magistral (bus driver, bus receiver, bus transceiver) au o serie de caracteristici noi cum ar fi rezistenele serie pe ieire (x10 Ohmi) destinate amortizrii oscilaiilor pe linia de transmisie. Rezistenele respective au i rolul de uura adaptarea la impedana caracteristic a liniei de transmisie ([]).

Pentru intrare exist o caracteristic special dat de un circuit numit Bus hold. Circuitul suplimentar de tip Bus hold de pe intrare fixeaz nivelul logic al intrrii flotante(n gol) la ultima valoare logic valid. Astfel, nu mai sunt necesare rezistoare pentru fixarea potenialului intrrii flotante. Nivelele de intrare sunt CMOS. Caracteristicile generale ale familiei sunt:

Vcc =1.2V-3.6V ; IOH / IOL = 24 mA (Vcc=3.3V) tpd = 2nsec (Vcc=3.3V)

Seria 74AVC

Familia AVC (Advanced Very-low-voltage CMOS) a fost prima care a permis obinerea unor timpi de propagare mai mici de 2nsec la o tensiune de alimentare Vcc=2.5V ([40]). Se ntlnesc i aici caracteristici cum ar fi: circuite de tip Bus Hold pe intrare, rezistene serie de amortizare pe ieire. n plus, obinerea timpilor foarte redui de propagare la tensiuni mici de alimentare a fost posibil datorit prezentei unui nou circuit (pe ieire) numit DOC (Dynamic Output Control)- control dinamic al ieirii. Caracteristicile generale ale familiei sunt: Vcc =1.2V-3.3V; IOH / IOL = 8 mA (Vcc=2.5V) tpd=1.7 ns (Vcc= 3.3 V); tpd=1.9 ns (Vcc= 2.5 V); tpd=3.2 ns (Vcc= 1.8 V)

Seria 74AUC Familia Advanced Ultra low voltage CMOS(AUC) este optimizat pentru

funcionarea la tensiunea de alimentare de Vcc=1.8V. Nivelele de intrare sunt CMOS, iar valoarea maxim a tensiunii de intrare este de 3.6V, astfel c intrrile pot fi comandate de circuite alimentate la Vcc=3.3V.

Seria 74 AUC utilizeaz i un circuit special pe ieire, numit circuit de tip Ioff, care blocheaz (off) ieirea atunci cnd modulul nu este alimentat, astfel nct s nu existe o circulaie semnificativ de curent prin ieirea circuitului nealimentat (Ioff=Iout


17

Seria 74ABT Familia ABT (Advanced BiCMOS Technology) este a doua generaie de

circuite BiCMOS realizat pe baza unui proces tehnologic avansat (0.8um) fiind destinat cuplrii la magistral. Nivelele de intrare sunt compatibile TTL.

Pentru toate familiile BiCMOS este definit un curent de scurtcircuit al ieirii IOS de valoare mare sau foarte mare (x100mA); la 74ABT el este de peste 100mA. Sunt prevzute i rezistene serie cu ieirea pentru amortizarea oscilaiilor pe linie.

Exist module cu variante speciale de ncapsulare (Widebus, Widebus+) care permit reducerea zgomotului generat de variaia rapid a curenilor de alimentare, prin utilizarea mai multor pini pentru mas i alimentare. Unele din modulele pentru cuplarea la magistral au pe intrare circuite de tip Bus Hold.

Circuitele din aceasta familie pot fi utilizate in aplicaii de tip live-insertion, existnd module prevzute cu circuite de tip Ioff (cu un curent Ioff maxim de 0.1mA). Caracteristicile generale ale familiei sunt:

Vcc =4.5V-5.5V; IOH / IOL = -32mA / 64 mA (Vcc=3.3V) tpd=3nsec OBSERVAIE Exist i o serie numit 74ABTE/ETL Advanced BiCMOS Technology/Enhanced Transceiver Logic, cu caracteristici garantate mai bune: margini de zgomot mai mari, IOH = 80mA, circuite specializate pe intrare (Bus hold) i ieire (Ioff, rezistene serie). Seria a fost destinat implementrii unui tip anume de magistral (VME). Seria74FCT Familia Fast CMOS Technology a fost introdus pe pia de firma Harris Semiconductor, fiind actualmente produs tot de Texas Instruments. Este o familie BiCMOS cu nivele de intrare compatibile TTL i performane asemntoare seriei 74ABT. n plus fa de seria 74ABT, exist i module funcionale de tip circuit bistabil multiplu (x16). Seria 74BCT

Denumirea familiei provine de la BiCMOS Technology. Sunt destinate implementrii unei tehnici numit comutare pe und incident, pentru impedane de linie joase, de pn la 25 Ohmi. Au un curent de scurtcircuit foarte mare (pn la 200mA). n serie exista module specializate pentru interfaa cu circuitele de memorie. (SDRAM,etc.). Puterea disipat este foarte mic atunci cnd modulele nu sunt active. Caracteristicile generale ale familiei sunt:

Vcc =4.5V-5.5V; IOH / IOL = 12mA / -12 mA (Vcc=5V) tpd=4nsec 74LVT

Familia Low-Voltage BiCMOS Technology este realizat pe baza unui proces tehnologic de 0.72um. Este destinat aplicaiilor folosind tensiunea de


18

alimentare nominal de 3.3V. Nivelele de intrare sunt compatibile TTL. Tensiunea maxim de intrare este de 7V, astfel ca modulele din aceast serie pot fi utilizate i ca translatoare de nivel de la 5V la 3.3V. Modulele existente sunt pin la pin compatibile cu cele din seria ABT, oferind o cale simpl de migrare de la 5V la 3.3V. Exist module avnd circuite de tip Bus Hold pe intrare i respectiv rezistene de amortizare pe ieire.

Au caracteristici care le fac adecvate pentru aplicaii de tip live-insertion. Pentru etajul de ieire exist un circuit de tip Ioff i n plus se mai ofer un circuit numit Power-Up 3 State (PU3S). Prezena acestui circuit face ca pe durata conectrii (power up) sau a deconectrii (power down) sursei de alimentare ieirile s fie forate n starea High-Z. Caracteristicile generale ale familiei sunt:

Vcc =2.7V-3.6V; IOH / IOL = 64 mA /-32mA (Vcc=3.3V) tpd = 4nsec (Vcc=3.3V) Seria 74ALVT Familia Advanced Low-Voltage BiCMOS Technology este realizat cu un proces tehnologic de 0.6um. Modulele existente sunt pin la pin compatibile cu cele din seriile ABT i LVT.

Familia ALVT ofer o cale comod de migrare la tensiuni reduse de alimentare deoarece una din caracteristicile interesante ale familiei ALVT este c pot funciona cu tensiuni de alimentare de 3.3.V sau 2.5V, cu tensiuni de intrare maxime de pan la 7V. Astfel modulele din aceasta familie pot fi utilizate i ca translatoare de nivel pentru interfa intre familii alimentate la 5V i familii cu intrri care tolereaz doar nivele de 3.V sau 2.5V.

Alte caracteristici curente: circuite Bus Hold, rezistene de amortizare, pot fi utilizate n aplicaii live-insertion (exist circuite Ioff i PU3S). n plus, exist o caracteristic numit Auto 3-State trecerea automat a ieirii n starea High-Z atunci cnd ieirea este conectat la 5V (tensiunea de alimentare fiind 3.3V sau 2.5V). Caracteristicile generale ale familiei sunt: Vcc =2.3V-3.6V; IOH / IOL = 64 mA /-32mA (Vcc=3.3V); IOH / IOL = 24 mA /-12mA (Vcc=2.5V) tpd=2.5nsec(Vcc=3.3V); tpd=3.5nsec (Vcc=2.5V) Seria 74ALB

Familia Advanced Low-voltage BiCMOS este i ea realizat cu un proces tehnologic de 0.6um. Este optimizat pentru tensiunea de alimentare de 3.3V. Sunt disponibile doar un numr limitat de module destinate conectrii la magistral.

Exist numai module cu variante speciale de ncapsulare (Widebus, Widebus+) care permit reducerea zgomotului generat de variaia rapid a curenilor de alimentare, prin utilizarea mai multor pini pentru mas i alimentare. Caracteristicile generale ale familiei sunt:


19

Vcc =3V-3.6V; IOH / IOL = 25 mA /-25mA(Vcc=3.3V) tpd=2 nsec (este mai rapid dect ALVT) 2.4 Circuite BiCMOS

Progresele tehnologice au fcut posibil combinarea tehnologiei unipolare CMOS i a tehnologiei bipolare, la nivelul aceluiai circuit monolitic, la un pre de cost rezonabil.

Procesul tehnologic numit BiCMOS (Bipolar CMOS) ofer o serie ntreag de noi oportuniti deoarece el combin densitatea superioar de integrare specific circuitelor CMOS cu curenii mari de ieire care pot fi obinui la circuitele bipolare. Dezavantajele sunt complexitatea mrit a porilor i preul de cost mai mare ([17], [26], [43]). 2.4.1 Inversorul BiCMOS Principala referin bibliografic folosit masiv la elaborarea acestui paragraf este [27], capitolul respectiv din carte fiind unul din cele mai bune materiale didactice despre acest subiect. a. Funcionare

Exist mai multe variante de inversoare BiCMOS, dar din acestea a fost aleas o variant simplificat, care s permit ilustrarea doar a principalelor proprieti i caracteristici.

Figura 2.3 Schema simplificat a inversorului BiCMOS


20

Schema inversorului este prezentat n figura 2.3, n figura 2.4 fiind prezentate i seciunile de circuit relevante pentru cele dou stri ale ieirii. Inversorul este alimentat la tensiunea VDD, Vin identificnd borna de intrare i Vout borna de ieire. Se utilizeaz simboluri diferite pentru rezistoare: cele corespunztoare unei ci dren-surs de transistor MOSFET i cele propriu-zise.

Cnd tensiunea de intrare Vin este n 1 (=VDD) tranzistorul NMOS M1 este n conducie, aducnd i tranzistorul bipolar T1 n conducie, n timp ce tranzistorul PMOS M2 i tranzistorul bipolar T2 sunt blocai. Rezultatul este o ieire n 0. Cnd intrarea este n 0 (V in=0), M 2 i T 2 vor fi n conducie, n timp ce M1 i T1 vor fi blocai, rezultnd un nivel 1 la ieire. n regim static T1 i T2 nu sunt niciodat n conducie simultan, neexistnd o cale de curent de la VDD la mas, i nici consum.

Figura 2.4 Ieirea inversorului BiCMOS n cele dou stri posibile

Comparativ cu familiile TTL i CMOS, avem un circuit care are caracteristicile de intrare i alimentare ale unui circuit CMOS, i caracteristicile de ieire ale unui circuit TTL cu ieire totem-pole. Etajul de intrare i etajul intermediar de la circuitul TTL au fost nlocuite cu un circuit CMOS.

Rezistenele R1 i R2 sunt necesare pentru a evacua ct mai repede sarcina de baz a tranzistoarelor bipolare, atunci cnd vrem s le blocm. De exemplu, cnd intrarea comut din 1 n 0, M1 se blocheaz primul. Pentru a-l bloca i pe T1 trebuie evacuat sarcina din baz, lucru care se ntmpl prin rezistena R1.

Prezena rezistenelor R1 i R2 are efecte pozitive nu numai asupra timpilor de comutaie dar i asupra consumului (puterii disipate).

n regim dinamic, exist un moment de timp n care T1 i T2 conduc simultan, existnd i o cale de curent de la VDD ctre mas (la fel ca la circuitele TTL). Vrful de curent conteaz att pentru puterea disipat ct i ca surs potenial de zgomot. Astfel, blocarea celor doi tranzistori bipolari trebuie s se fac cat mai repede posibil.

Din modul de funcionare rezult i anumite informaii asupra aspectului caracteristicii statice de transfer. n primul rnd, ecartul (diferena) dintre cele dou nivele logice la ieire este mai mic dect la circuitele CMOS (mai mic dect tensiunea de alimentare VDD).

IOL

IOH


21

Cu intrarea n 0(Vin=0), tranzistorul PMOS M2 este n conducie, acionnd ca o rezisten care leag baza lui T2 la VDD. T2 este n conexiune repetor pe emitor, astfel c tensiunea de ieire Vout se poate ridica pn la maxim Vout =VOH = VDD VBEon. = VDD VD = VDD 0.7V (VD este o cdere de tensiune pe o jonciune pn polarizat direct).

Cnd intrarea este 1 (Vin= VDD), tranzistorul NMOS M1 este n conducie. T1 este n conducie atta timp cat Vout > VBEon. Cnd Vin coboar sub VBEon, T1 se blocheaz. Astfel avem Vout = VOL = VBEon = VD =0.7V .

Diferena ntre cele dou nivele logice pe ieire va fi VDD - 2VBEon, lucru care micoreaz marginea de zgomot de curent continuu, dar poate duce i la un consum mrit.

Figura 2.5 Conexiunea intrare-ieire BiCMOS

n figura 2.5 este prezentat o ieire de inversor BiCMOS (cu intrarea proprie n 0 i ieirea n 1) conectat la o intrare de inversor BiCMOS similar. Tensiunea de ieire VOH = VDD VBEon nu reuete s blocheze sigur (complet) tranzistorul PMOS M2 deoarece VBEon are o valoare apropiat de tensiunea de prag a tranzistorului PMOS. Ca urmare, va exista un curent rezidual de alimentare Irezidual n regim static i deci un consum mrit de regim static. Eliminarea acestui dezavantaj se poate face doar pe seama mririi complexitii circuitului. Utilizarea rezistoarelor nu este foarte practic pentru o realizare monolitic, astfel ca rezistenele R1 i R2 sunt pn la urm implementate cu elemente active (tranzistoare MOS) care sunt aduse n conducie doar cnd este nevoie. n figura 2.6 sunt prezentate trei variante de implementare a inversorului generic de pan acum. Variantele (a) i (b) sunt asemntoare, avnd acelai dezavantaj al ecartului micorat ntre nivelele logice la ieire. Acest dezavantaj este eliminat la varianta (c), care folosete din pcate un rezistor, ducnd la creterea preului de cost.


22

Figura 2.6 Variante practice de inversoare BiCMOS

Pentru inversorul din figura 2.6 (b), n figura 2.7 se prezint i o caracteristic static de transfer (CST) obinut prin simulare SPICE (caracteristica real este, n linii mari, similar). Tensiunea de alimentare este VDD=5V.

Forma complicat este datorat interaciunii complexe ntre dispozitivele active diverse. Pe aceiai caracteristic a fost reprezentat i tensiunea n baz a tranzistoarelor T1 (VbazaT1) i respectiv T2 (VbazaT2).

n regiunea de tranziie dintre 2V i 3.5V, n realitate, nici unul din cei doi tranzistori bipolari nu este n conducie.

Tranzistorul PMOS M1 intr n conducie doar dup ce M3 se blocheaz i cnd VbazaT2 a cobort suficient sub Vout. Aceasta face ca T1 s intre n conducie i s creeze o cdere suplimentar a tensiunii de ieire, n jurul lui Vin=3.5V.

Din figura 2.7 rezult urmtoarele nivele logice, tensiune de prag i margini de zgomot: VOH = 4.64 V; VOL = 0.05 V VIL = 1.89 V; VIH = 3.6 V VP = 2.34 V MZL = 1.84 V; MZH = 1.04 V

Modul n care parametrii de mai sus au fost extrai este oarecum relativ, datorit formei complexe a caracteristicii (existenei mai multor puncte de frngere), dar valorile sunt apropiate de cele din foaia de catalog a unui astfel de circuit.


23

Figura 2.7 CST pentru inversorul BiCMOS (simulare SPICE)

b. Timpul de propagare n linii mari, timpul de propagare pentru inversorul BiCMOS are dou

componente: una legat de aducerea n conducie sau blocare a tranzistoarelor bipolare i una legat de ncrcarea/descrcarea sarcinilor capacitive.

Una din proprietile interesante ale structurii inversorului BiCMOS este c tranzistorii T1 i T2 nu se satureaz, ei fiind fie blocai, fie conducnd n regim activ normal (r.a.n). Pentru un 1 la ieire, T2 rmne n r.a.n atunci cnd Vout=VOH. Tranzistorul PMOS M2 acioneaz ca o rezisten prin care potenialul colectorului este ntotdeauna mai mare dect al bazei, T2 fiind i n conexiune colector comun.

Pentru un 0 la ieire, cnd Vout=VOL , M1 acioneaz ca o rezisten ntre colectorul i baza lui T1, evitndu-se saturarea acestuia.

Astfel sarcina de baz este meninut la o valoare minim (nu exist sarcin n exces), aducerea n conducie sau blocare fcndu-se foarte rapid.

Pentru cea de a doua component care este cea dominant, se va presupune c efectul capacitii de sarcin CL este cel mai important.

Pentru o tranziie a ieirii din 0 n 1 (figura 2.8 a, tpLH) tranzistorul T1 este blocat rapid, sarcina de baz fiind evacuat prin R1. CL se ncarc cu un curent care este dat de cascadarea lui M2 i T2. Curentul de surs al lui M2 este curent de baz pentru T2, fiind multiplicat cu F pentru T2 n r.a.n. Astfel curentul de ncrcare are valori consistente:

(F + 1) (V DD - V BEon - V out ) / R DS M2


24

Pentru o tranziie a ieirii din 1 n 0 (figura 2.8 b, tpHL) tranzistorul T2 este blocat rapid, sarcina de baz fiind evacuat prin R2. Combinaia M1-T1 acioneaz tot ca un multiplicator de curent, curentul de descrcare fiind:

( F + 1) (V out - V BEon ) / R DS M1 presupunnd ca R DS M1


25

Figura 2.9 Poart NAND BiCMOS

Exemple de familii (serii) logice realizate n tehnologie BiCMOS au fost prezentate n paragraful anterior: 74ABT, 74ABTE, 74BCT, 74FCT, 74LVT, 74ALVT, 74ALB, etc. Unele din aceste serii sunt destinate i utilizrii la tensiune de alimentare sczut (cu Vcc


26

realizat intenionat, pentru limitarea supracreterilor negative ale semnalelor de intrare care pot aprea datorit reflexiilor pe linie.

Vcc (VDD)

Circuit intern

GND (Mas)

Intrare Ieire

Figura 2.3 Reeaua de diode asociat oricrui circuit integrat numeric

D3: La circuitele CMOS are un rol n protecia la descrcri electrostatice. Cele mai multe circuite bipolare au o diod parazit n acest punct ca rezultat al construciei interne. O excepie sunt circuitele cu ieire de tip colector/dren n gol (open collector/drain) sau tri-state, la care, prin modificri ale circuitului, aceast diod este desfiinat astfel nct s nu existe o cale de curent ctre ieire n starea High-Z sau cnd tranzistorul inversor este blocat.

D4: Aceasta diod este prezent la toate circuitele numerice. n cele mai multe dintre cazuri este dioda colector-substrat sau dren-substrat a tranzistorului inferior (inversor) din etajul de ieire. La circuitele bipolare (TTL Schottky) mai este prezent, n paralel, o dioda Schottky suplimentar, cu rol n limitarea supracreterilor negative pe ieire. La circuitele CMOS mai pot exista i alte diode n acest punct pentru protecia la descrcri electrostatice.


27

Capitolul 3 Circuite de memorie moderne

Tehnologiile actuale de realizare a circuitelor de memorie semiconductoare se pot clasifica n dou mari categorii, prezentate n figura 3.1 reprodus dup [13].

Figura 3.1 Tehnologiile specifice de realizare a circuitelor de memorie

Prima categorie este cea a memoriilor nevolatile (non-volatile memory). n mod tradiional ele sunt folosite mai ales ca memorii ROM deoarece ciclurile de scriere (programare) sunt mai complicate i dureaz mai mult. In aceast categorie intr tehnologii ROM consacrate cum ar fi EPROM, EEPROM i Flash EPROM.

A doua categorie o reprezint memoriile volatile (volatile memory), n aceasta categorie intrnd, tot n mod tradiional, memoriile RAM. La acestea ciclurile de scriere au aceiai complexitate i durat ca cele de citire. Combinarea acestor caracteristici pozitive cu ne volatilitatea a fost mereu o provocare tehnologic. Obinerea unor memorii RAM nevolatile se poate face prin alimentare de la o baterie cu Li (inclus n capsula circuitului) n cazul BBSRAM sau prin combinarea tehnologiilor RAM i EEPROM n cazul NVRAM (NOVRAM). n acest caz coninutul RAM-ului este copiat n memoria EEPROM fiind memorat pe durata absentei tensiunii de alimentare i este restaurat din EEPROM n RAM, la revenirea tensiunii de alimentare. Ambele tehnologii sunt destul de complicate, scumpe i limitate n capacitatea de memorare.

Circuite de memorie moderne

28

Pentru a sublinia importana categoriei de circuite de memorie care va face obiectul acestei prezentri, n graficul din figura 3.2 (reprodus dup [13]) sunt descrise cotele de pia (exprimate n miliarde de dolari-B$), i evoluia acestora, pentru trei mari categorii de circuite de memorie: SRAM (RAM static), DRAM (RAM dinamic) i FLASH.

Figura 3.2 Cotele de pia ale principalelor categorii de circuite de memorie

3.1 Circuite de memorie FLASH

La fel ca la un circuit clasic UV-EPROM (UV-UltraViolet, tergere cu ultraviolete) o celul de memorare EEPROM are la baz un tranzistor cu dou grile, unde o gril zis flotant (floating gate) exist ntre grila propriu-zis, de control (control gate) i substratul P (P-substrate). O gril flotant este perfect izolat de un izolator un strat de bioxid de siliciu SiO2-sticl (silicon dioxide) astfel c electronii injectai n gril rmn acolo i cnd circuitul nu mai este alimentat. Pe scurt, acesta este mecanismul de memorare i pentru o memorie FLASH EEPROM.

Tot la fel ca la UV-EPROM, un circuit FLASH EEPROM este programat prin injecia de electroni fierbini n grila flotant i este ters prin emisia de cmp din aceiai gril. ntr-un circuit FLASH EEPROM tergerea se face pentru ntreg circuitul simultan, pe cnd la un EEPROM propriu-zis tergerea se face octet cu octet. Dac se elimin facilitatea de tergere octet cu octet, o celul de memorare poate fi realizat folosind un singur tranzistor. i la un circuit UV-EPROM celula de memorare are un singur tranzistor i tergerea se face simultan pentru ntreg circuitul, prin expunere la radiaii ultraviolete. n acest sens,


29

din punct de vedere al funcionalitii, un FLASH EEPROM este asemntor unui circuit UV-EPROM, cu excepia modalitii de tergere.

Pentru toate circuitele FLASH exist o aa zis structur logic, circuitul fiind mprit in mai multe blocuri de date (cu dimensiuni tipice de 16Koctei-bytes sau mai mari), iar blocurile sunt mprite ntr-un numr fix de pagini de date. O pagin are la rndul ei un anumit numr de octei-bytes, de obicei de ordinul sutelor sau mai mare. tergerea se face de fapt nu la nivelul ntregului circuit, ci la nivelul unuia sau mai multor blocuri de date. Pentru nelegerea acestei structuri logice i utilizarea ei corect (i nu numai!) este obligatorie consultarea foilor de catalog ale circuitului respectiv. 3.1.1 Circuitele NOR Flash

Structurile tradiionale de memorii realizeaz accesul aleator prin conectarea in paralel a celulelor de memorare la liniile de bit (BL). Astfel biii corespunztori cuvintelor diferite sunt conectai i accesai n paralel. Aceasta caracteristic se ntlnete i la structura Flash NOR, prima aprut in ordine cronologic.

n figura 3.3 (reprodus dup [15]) se observ c liniile de bit (BL0, BL1,..), care formeaz fiecare cuvnt, sunt realizate prin conectarea comun, n dren (D), a tranzistoarelor cu gril flotant. La nivelul fiecrei linii de bit este realizat de fapt un SAU cablat (OR-wired). Un bit n 0 va trage toat linia de bit BL n 0, indiferent de starea celorlali bii. Sursa (S) a tuturor tranzistoarelor este conectat n acelai punct (Source), linia respectiv servind de fapt la activarea ntregii matrici de memorie.

Liniile de cuvnt (WL0, WL1, WL2, ..) realizeaz selecia unuia din cuvinte, fiind conectate la grilele de control. n momentul activrii unui cuvnt, prin linia corespunztoare WL, un tranzistor n conducie (programat) din linia de bit BL va trage potenialul acesteia n 0. n figur nu este prezentat sarcina activ (pull-up) existent pentru fiecare linie de bit.

Aceast modalitate de conectare are avantaje majore din punct de vedere al timpului de acces aleator (linia de bit se prezint ca o poart NOR, tranzistoarele fiind conectate n paralel). Din pcate ea prezint i un dezavantaj din punct de vedere al realizrii tehnologice, i anume presupune o suprafa mare ocupat de celulele de memorie la nivelul microcircuitului, datorit configuraiei particulare de interconexiuni care trebuie realizate. Cu alte cuvinte, este neeconomic din punct de vedere al preului de cost per bit.


30

Figura 3.3 Structura circuitului NOR FLASH

Figura 3.4 Tranzistorul utilizat ntr-un circuit NOR FLASH


31

n figura 3.4 (reprodus dup [15]) este prezentat structura de baz a unui tranzistor cu grila flotant folosit ntr-un circuit NOR Flash. Grila de control (control gate) i cea flotant (floating gate) sunt realizate din siliciu policristalin (poly Si) conductor.

Programarea se face prin injecia de electroni fierbini (CHE- Channel Hot Electron injection), iar tergerea prin efectul de tunel Fowler-Nordheim (Fowler-Nordheim FN-tunneling). La fel ca la UV-EPROM programarea unui bit nseamn modificarea tensiunii de prag a tranzistorului, iar un bit programat este n 0, pe cnd unul neprogramat este n 1.

O meniune important care trebuie fcut relativ la circuitele FLASH NOR este c la acestea, la livrare, se garanteaz c toate locaiile de memorie sunt bune i au acelai numr garantat de cicluri de tergere-programare. Mai mult, n faza de fabricaie se realizeaz un numr destul de mare de locaii de rezerv (un alt aspect neeconomic), care vor fi utilizate pentru repararea eventualelor locaii cu defecte i producerea astfel a unui circuit perfect.

Timpii de acces la citire pentru majoritatea circuitelor NOR Flash sunt de cca 70nsec. Densitatea maxim la care au ajuns (2004) aceste circuite este de cca 512Mbii n condiiile folosirii unei tehnologii cu dimensiunea minim de cca 70 de nanometri. 3.1.2 Circuitele NAND Flash

O nou tehnologie FLASH (promovat iniial de Toshiba i Samsung) a cunoscut o dezvoltare dramatic n ultimii ani. Tehnologia respectiv numit NAND Flash are la baz conceptul de acces secvenial i nu aleator la informaie. Nu trebuie uitat c unul din scopurile iniiale ale acestei tehnologii a fost nlocuirea dispozitivele de memorare externe de tip hard-disk, avnd piese n micare, cu dispozitive statice de memorare (solid state mass storage), mai fiabile i cu timpi de acces la informaie mai buni. Hard-disk-ul este n esen un dispozitiv care acceseaz informaia secvenial, dei acest aspect este mascat prin intermediul aa zisului timp de acces aleator, rezultat n urma cutrii-regsirii (seek time) acestei informaii ntr-o structur de date secvenial ([22]).

Exist i alte noi tehnologii FLASH, mai mult sau mai puin nrudite, cum ar fi DINOR FLASH (DIvided bit line NOR- cu linie de bit divizat) promovat de Mitsubishi, AND FLASH promovat de Hitachi sau T-Poly a firmei SanDisk ([15]).

Memoria NAND Flash este o configuraie relativ nou, care reduce suprafaa ocupat de celula de memorie astfel nct s creasc densitatea de integrare (i implicit capacitatea), n condiiile scderii preului de cost per bit. O astfel de structur o fost realizat prima dat de Toshiba n 1987 prin conectarea n serie a cte opt celule de memorie (tranzistori). Dimensiunea unei celule de memorie NAND este aproape jumtate din cea a unei celule NOR. Ea este mai mic deoarece prin fiecare tranzistor va circula un curent mai mic, nefiind nevoie


32

s comande o linie de bit lung, cu capacitate proprie mare. Un alt ctig major vine i de la faptul c noua topologie de interconectare a celulelor de memorare este mult mai economic din punct de vedere al suprafeei ocupate pe microcircuit. Aproape singurul dezavantaj este c aceast structur poate fi accesat doar secvenial i este optimizat n acest sens.

n figura 3.5 (reprodus dup [32]) este prezentat o astfel de structur tipic care folosete 16 tranzistoare- celule de memorare (exist i variante cu 32 de tranzistoare). n figur nu sunt prezentate i sarcinile active conectate la liniile de bit notate bit Line.

Figura 3.5 Structura circuitului NAND FLASH

Prin intermediul tranzistoarelor normale (NMOS) comandate n gril cu semnalele de tip Select (BSL-Bit Select Line, GSL-Ground Select Line) se implementeaz un mecanism de selecie a liniei de bit Bit Line i conectare la mas a irului de celule de memorare nseriate.

Un tranzistor care este programat(are sarcin negativ acumulat pe grila flotant) va avea tensiunea de prag VT > 0, pe cnd unul neprogramat are tensiunea de prag VT


33

timp ce celelalte grile de control sunt conectate la o tensiune mai mare dect VDD, fornd toate celulele de memorie (tranzistoarele) s conduc, indiferent dac au sau nu sarcin acumulat pe grila flotant. Dac celula n cauz (cea citit) nu a fost programat (nu exist sarcin n grila flotant) canalul va intra n conducie i va conecta linia de bit BL la mas, citindu-se un 0. Dac celula nu e programat, canalul nu intr n conducie, linia de bit meninndu-se la valoarea la care a fost prencrcat (VDD), citindu-se astfel un 1.

Este evident c citirea irului de celule presupune o secven ordonat n timp a semnalelor GSL, BSL i WL0..WL15.

Datorit conectrii n serie a celulelor de memorare (a tranzistoarelor) timpul de acces la primul octet de date dintr-un acces secvenial este considerabil mai mare dect acelai acces aleator la un octet pentru un circuit NOR. Chiar i aa, el este totui incomparabil mai mic dect timpul minim de cutare (seek time) la un hard disk.

Figura 3.6 Tranzistoarele utilizate ntr-un circuit NAND FLASH

n figura 3.6 (reprodus dup [15]) este prezentat structura de baz a dou din tranzistoarele adiacente cu gril flotant conectate n serie, folosite intr-un circuit NAND Flash. Regiunea surs-dren pentru cele dou tranzistoare adiacente este comun, de unde i o economie de spaiu. Grilele de control (control gate) i cele flotante (floating gate) sunt realizate din siliciu policristalin (poly Si) conductor.

Att programarea ct i tergerea se realizeaz uniform, printr-un efect de tunel Fowler-Nordheim (FN-tunneling), ntre grila flotant i substrat.

Timpul de acces pentru o citire aleatoare este de cca 25usec (comparat cu 70nsec la un NOR Flash) pe cnd timpul de acces pentru o citire secvenial este de cca 50nsec.


34

Avantaje evidente pentru un utilizator ale unui circuit NAND Flash sunt timpii de tergere i (re)programare scuri. De exemplu, timpul de tergere pentru un bloc de 16 koctei sau mai mare la un circuit NAND este de 2msec, comparativ cu 700msec pentru acelai bloc la un circuit NOR.

Curentul de programare necesar pentru injecia de sarcin n grila flotant este mai mic deoarece se utilizeaz efectul de tunel Fowler-Nordheim (FN-tunneling) att pentru tergere ct i programare. Astfel puterea necesar pentru programare rmne mic, chiar dac se programeaz simultan un numr mare de celule de memorare. Este astfel posibil s se programeze simultan un numr mare de celule i astfel timpul de programare per octet (byte) devine foarte scurt. La un circuit NAND Flash programarea se face la nivel de pagin.

Comparativ, un circuit NOR Flash poate fi programat doar octet cu octet (sau cuvnt cu cuvnt) i, deoarece utilizeaz injecia de electroni fierbini (CHE) pentru programare, consum mai mult i timpul de programare este mai lung, numai dac comparaia se face la nivel de pagin. Tipic, acesta este mai lung cu un ordin de mrime (x10) dect la un NAND Flash: 4msec pentru 512 octei fa de 200usec tot pentru 512octei.

n orice situaie, consumul de putere pentru orice circuit FLASH este incomparabil mai mic dect cel al unui hard-disk.

Att pentru circuitele NOR ct i pentru cele NAND numrul de cicluri de tergere-programare (endurance) este limitat, existnd i noiunea de uzur (wear). Pentru a nlocui un circuit UV-EPROM, un numr de 1000 de cicluri era considerat suficient. S-a estimat ns c pentru a putea nlocui un hard-disk, numrul de cicluri trebuie s fie de cel puin 106. La un circuit NOR Flash mecanismele de tergere (FN) i programare (CHE) sunt diferite, neuniforme, fluxul de electroni din gril (la tergere) sau n gril (la programare) are ci diferite i n consecin uzura asociat este mai mare. Astfel durata de via a unui circuit NOR Flash este de cca 100 000 de cicluri de tergere/programare.

La un circuit NAND tergerea i programarea se face uniform, prin acelai efect de tunel FN, fluxul de electroni avnd mereu aceiai cale. Astfel durata de via e prelungit la cel puin 1000 000 de cicluri.

Astfel un circuit NAND Flash va fi caracterizat inerent printr-un numr posibil mai mare de cicluri de tergere/programare. De altfel, i la unele circuite NOR Flash mai recente modalitatea de tergere a fost modificat, devenind similar cu cea de la NAND Flash.

Comparativ cu un hard-disk att circuitele NOR ct i cele NAND trebuie terse nainte de scriere, lucru care nu e necesar n cazul hard-disk-ului. Astfel n cazul unui acces continuu de scriere, unde timpul de cutare (seek time) este neglijabil, un hard-disk este mai eficient.

La un circuit NAND Flash, productorul NU se garanteaz c toate locaiile de memorie sunt bune i au acelai numr garantat de cicluri de tergere-programare. De asemenea se realizeaz un numr foarte mic de locaii de rezerv, care pot fi utilizate pentru repararea eventualelor locaii cu defecte,


35

rezultnd o economie n plus. La un astfel de circuit trebuie s existe un mecanism de detecie a erorilor i de gestionare al locaiilor defecte, circuitul putnd fi livrat, din considerente economice, cu locaii defecte! Mai mult este perfect posibil ca unele celule s-i epuizeze resursa de tergere-programare mai devreme dect altele, pe parcursul utilizrii circuitului. Dac o locaie de memorie este defect, sau devine defect, atunci ntreg blocul creia i aparine va fi marcat ca defect (bad block) i nu va mai fi utilizat.

Un bloc pentru un circuit NAND are, n mod tipic, 16, 32 sau 64 de pagini. Pentru marea majoritate a acestor circuite o pagin are 512 octei de date, plus nc 16 octei cu coduri de control i corecie-ECC (Error Control and Correction). Codurile ECC utilizate permit, de obicei, detecia unei erori de 2 bii i corecia unei erori de 1 bit per pagin.

Din punct de vedere practic, al proiectantului de sistem i utilizatorului, cea mai mare diferen ntre cele dou categorii de circuite este interfaa utilizator. Un circuit NOR Flash este foarte asemntor din punct de vedere al interfeei cu un circuit EPROM (sau SRAM), avnd linii (magistrale) de adrese i date dedicate. El poate fi mapat cu uurin, natural, n spaiul de memorie al unui sistem de calcul. Astfel, sistemul de calcul poate citi n mod natural cod memorat ntr-un NOR Flash i l poate executa.

Pe de alt parte un circuit NAND Flash nu are linii de adrese dedicate. El este controlat printr-o interfa similar dispozitivelor de intrare/ieire, prin trimiterea de comenzi i adrese, printr-o magistral unic de 8 bii (tipic), ctre registrele interne de comenzi i adrese. De exemplu, echivalentul unui ciclu de citire presupune:

- scrierea n registrul de comand a comenzii READ- - scrierea n registrul de adrese a unei adrese formate din pn la 4 octei

(bytes) - citirea propriu-zis a unei pagini de date (cu dimensiunea tipic de 528 de

octei, cu 512 octei date i 16 octei coduri ECC de corecie) dintr-un registru de date.

Exist i un registru de stare care este folosit pentru sincronizarea operaiilor de tergere-scriere. Circuitele mai noi au n componen i un buffer de tip SRAM n care este memorat temporar informaia care se va scrie ntr-o pagin, fiind astfel posibil suprapunerea operaiilor de citire i scriere: se poate citi o pagin n timp ce alta este scris.

Funcionarea unui NAND Flash este similar altor dispozitive de intrareieire, cum ar fi i hard-disk-ul pe care acesta dorete s-l nlocuiasc. Datorit acestei interfee indirecte un sistem de calcul nu poate executa codul memorat ntr-un NAND Flash dect prin intermediul unui controler de memorie sau al unei maini secveniale dedicate.

Totui, exist i un avantaj major al interfeei indirecte, i anume faptul c pin-out-ul (numrul de conexiuni externe) circuitului nu se modific funcie de capacitatea circuitului de memorie, registrul de adrese fiind interior.


36

Densitatea maxim la care au ajuns (2004) aceste circuite este de cca 8Gbii n condiiile folosirii unei tehnologii cu dimensiunea minim de 60 nanometri!([22],[46]) 3.1.3 Suportul software pentru circuitele FLASH

Spre deosebire de alte circuite de memorie, pentru utilizatorul tehnologiei FLASH exist i o component software, a crei prezen este obligatorie, mai ales n cazul circuitelor NAND FLASH ([22]).

Exist dou nivele diferite pentru suportul software: un nivel de baz pentru operaiile de citire-tergere-scriere i un nivel superior, pentru emularea unui hard-disk i gestionarea algoritmilor specifici tehnologiei FLASH (mrirea duratei de via, uniformizare uzur, optimizare performane, etc.).

Pentru a citi informaie i eventual a executa cod dintr-o memorie NOR Flash nu este practic nevoie de nici un suport software. Pentru a executa ns cod dintr-o memorie NAND este neaprat nevoie de un driver (pe lng hardware-ul suplimentar)! Aceast categorie de drivere poart denumirea de drivere asociate tehnologiei de memorie - MTD (Memory Technology Driver/Device). Att circuitele NOR ct i cele NAND au nevoie de un driver MTD pentru operaiile de tergere i scriere. Dac un driver MTD este tot ce e nevoie pentru a terge/scrie un circuit NOR, la un circuit NAND trebuie s mai existe un suport suplimentar pentru detecia erorilor de bit i gestionarea blocurilor defecte (bad block management). Un exemplu de software de nivel superior, axat pe tehnologia NAND Flash, este cel al firmei MSystems, numit TrueFFS (True Flash File System) care realizeaz att emularea hard-disk-urilor, gestionarea blocurilor defecte ct i uniformizarea uzurii (wear leveling), uurnd n mod esenial integrarea n sistem a acestor circuite. O versiune TrueFFS exist i pentru tehnologia NOR Flash. TrueFFS este disponibil, ca surse i/sau executabile, pentru toate sistemele de operare majore cum ar fi: VxWorks, Windows CE, Linux, QNX/Neutrino, Windows XP/XPE, Windows NT/ NTE, DOS i multe altele. Cota semnificativ de pia a acestor circuite nu exprim altceva dect o gam foarte larg de aplicaii. Volumul i diversitatea aplicaiilor a crescut major odat cu dezvoltarea tehnologiei NAND Flash. Putem enumera n acest sens: terminale de telefonie mobil (cell phones), terminale GPS, camere foto i video digitale, sisteme de calcul portabile de tip PDA sau Palmtop, nregistratoare de voce (voice recorders), playere MP3, memory sticks USB (USB drives, key drives), memory cards (PC card, ATA card, Compact Flash, Multimedia card, Smart Media, Secure Digital, etc.). Este evident c i aplicaiile din domeniul mecatronicii au beneficiat din plin de existena acestor tehnologii: memoriile FLASH, n ambele variante, sunt masiv utilizate n aplicaii gen robotic, controlere CNC, automate logice programabile, etc.


37

3.2 Circuite de memorie FRAM (RAM feroelectric)

Circuitele cunoscute sub denumirea de RAM feroelectric sau FRAM au atribute care le fac ideale pentru implementarea unui circuit RAM nevolatil. Ele au fost disponibile de civa ani buni, n cantiti limitate, dar n ultimul timp, dezvoltarea exploziv a tehnologiilor specifice, nsoit de scderea preului de cost, a fcut posibil ptrunderea masiv pe piaa circuitelor de memorie.

FRAM este o memorie de tip RAM, nevolatil, care folosete efectul feroelectric pentru memorarea informaiei. Acesta este un mecanism complet diferit de cele utilizate la celelalte memorii nevolatile, care folosesc un tranzistor MOS cu gril flotant. Efectul feroelectric descrie capacitatea unui material de a memora o polarizare electric i n absena cmpului electric aplicat.

Arhitectural aceste circuite au o serie de caracteristici comune cu circuitele DRAM, SRAM sau EEPROM.

Interfaa unui circuit FRAM este similar cu cea a unui circuit SRAM (RAM static) sincron, adresele fiind memorate ntr-un registru intern. La fel ca un circuit EEPROM numrul de cicluri de scriere este limitat, dar la o valoare mult mai mare. Dup depirea acestui numr, spre deosebire de un circuit EEPROM, FRAM-ul rmne funcional, doar c se pierde ne volatilitatea.

La fel ca la un circuit DRAM operaia de citire este destructiv, datele trebuind restaurate printr-un ciclu de scriere generat intern. Ciclurile de citire, la fel ca la DRAM, folosesc prencrcarea liniilor de bit i amplificatoare de citire (sense amplifiers) care vor memora i restaura starea celulei dup citire. Spre deosebire de EEPROM, numrul de cicluri de citire este i el limitat, similar ciclurilor de scriere. Spre deosebire de DRAM starea celulelor este stabil, cu sau fr tensiune de alimentare, nefiind nevoie de cicluri de mprosptare periodic ([30]).

Utilizarea principiului feroelectric face posibil utilizarea unor tensiuni sczute att pentru operaia de citire ct i cea de scriere, fcnd aceste dispozitive ideale pentru aplicaiile mobile, unde se cere un consum ct mai mic de putere. 3.2.2 Capacitorul FRAM

O celul de memorie FRAM are la baz un capacitor FRAM i este realizat prin depunerea unui strat subire de material feroelectric ntre dou armturi conductoare astfel nct s se formeze un capacitor. Construcia acestuia este oarecum asemntoare cu cea de la DRAM. Spre deosebire de DRAM, n loc s memoreze informaia numai sub form de sarcin, o memorie feroelectric o memoreaz nsi n structura cristalin a materialului.

Trebuie subliniat ca utilizarea prefixului fero nu are nici o legtur direct cu fierul sau magnetismul i nici cu feromagnetismul. El descrie numai o proprietate de memorare similar cu cea existent la materialele feromagnetice. Circuitele feroelectrice nu sunt susceptibile la cmpuri magnetice externe i


38

funcionarea lor este bazat n exclusivitate pe cmpuri electrice, oarecum similar circuitelor DRAM obinuite.

La baza acestui principiu st o proprietate particular a unui cristal, avnd o structur special, numit de tip Perovskit, a crui structur cristalin este caracterizat de existena a dou stri stabile.

Figura 3.7 Cristal PZT

Un material feroelectric care are o structur Perovskit i cel care este cel mai utilizat deocamdat, este unul numit PZT. El este de fapt o soluie solid de PbZrO3 i PbTiO3, numele venindu-i de la prima liter a fiecrui metal (PbZrTi). n limba romn s-ar numi titano-zirconai de plumb. Aceasta categorie de materiale are i alte aplicaii, bazate pe un cu totul alt efect, i anume efectul piezoelectric.

Un model simplificat al unui cristal feroelectric este dat n figura 3.7 (dup [13]). Un astfel de cristal are un atom mobil n centrul cristalului. Aplicarea unui cmp electric pe feele cristalului face ca atomul s se mite n direcia cmpului. Inversnd sensul cmpului atomul se va deplasa n direcia opus. Poziiile extreme ale atomului sunt stabile, fiind separate de o stare de mare energie. Astfel dispariia cmpului (i a tensiunii de alimentare) va lsa atomul ntr-o poziie stabil. 3.2.3. Funcionarea unui circuit de memorie FRAM

Ca element de memorare numeric un cristal feroelectric se dovedete unul ideal: are dou stri stabile, are nevoie de foarte puin timp i foarte puin energie pentru a-i schimba strile, este foarte stabil la variaiile factorilor de influent externi (temperatur, tensiune de alimentare, cmpuri magnetice).

Direcie cmp electric


39

a. Operaia de citire Dei elementul de memorare este de natura unui capacitor, informaia nu

este memorat numai sub forma de sarcin (ca la celula DRAM). Pentru a putea citi o celul FRAM trebuie detectat poziia atomilor din cristalele Perovskit. Din pcate aceasta nu se poate face n mod direct ([13]).

Procesul de citire va fi descris n continuare. Se aplic un cmp electric capacitorului. Atomii mobili se vor deplasa n cristal, n direcia cmpului, asta dac nu sunt deja n poziiile corespunztoare. n mijlocul cristalului exist o stare de nalt energie care menine atomii n poziie, n absena cmpului. Atunci cnd atomii se deplaseaz (trec) prin aceast stare se va genera un cantitate suplimentar de sarcin (un vrf de sarcina- charge spike). Circuitul va compara aceasta cantitate de sarcin, aprut n urma aplicrii cmpului, cu o sarcin de referin. Astfel, un capacitor FRAM ai crui atomi i-au schimbat starea va genera mai multa sarcin dect unul la care atomii nu au comutat. Un capacitor FRAM necomutat va genera o sarcin similar unui capacitor DRAM, pe cnd unul comutat va genera o sarcin egal cu suma dintre sarcina stocat i sarcina feroelectric.

Circuitul de memorie trebuie s determine i care capacitor a fost comutat. Aceast sarcin de comutaie va permite circuitului s discearn starea celulei de memorie. Comutarea strii are loc n mai puin de 1nsec, iar ntreg ciclul de citire n mai puin de 70nsec.

Deoarece o operaie de citire nseamn i o schimbare de stare circuitul trebuie s refac n mod automat starea celulei. Astfel, fiecare acces de citire este nsoit de o operaie de prencrcare care restaureaz starea celulei. Dei operaia de citire este destructiv, timpul n care coninutul celulei este invalid este de sub 50nsec. b. Operaia de scriere

O operaie de scriere este foarte asemntoare cu una de citire. Data care se dorete memorat va fi aplicat capacitorilor feroelectrici. Dac e cazul, noua dat va comuta starea cristalului. Schimbarea de stare dureaz sub 1nsec, iar tot ciclul de scriere sub 70nsec. La fel ca la citire, o operaie de scriere este urmat de una de prencrcare ([30]). 3.2.4. Arhitectura celulelor de memorare FRAM

Majoritatea circuitelor prezente pe pia astzi (2004) utilizeaz o celul de memorare care folosete doi tranzistori i doi capacitori, numit pe scurt 2T2C. La aceast celul, utilizat din 1993, fiecare bit de date are propria referin, rezultnd o structur foarte fiabil, tolerant la imperfeciunile de realizare a capacitorilor din ntregul masiv de memorie (capacitorii trebuie s fie i nu sunt practic identici). Asignarea strii corespunztoare lui 0 i 1 este arbitrar. Liniile de bit (BL) sunt disponibile n forma direct (Bit Line True) i respectiv complementat (Bit


40

Line Complement), selecia celulei se face prin intermediul liniei de cuvnt (WL-Word Line), iar polarizarea capacitorilor feroelectrici (nonvolatile capacitor) se face prin intermediul unei linii comune de polarizare a armaturilor (Plate Enable). n figura 3.8 este prezentat o schem simplificat a celulei 2T2C ([30]).

Figura 3.8 Celul FRAM 2T2C

Funcie de starea programat, la o operaie de citire, doar unul din cei doi capacitori va comuta, iar cellalt nu va comuta, servind ca referin. Deoarece referina face parte integranta din celula de memorare, se poate msura, foarte precis i fiabil, diferena de sarcin ntre cei doi capacitori ([13]).

Figura 3.9 Celul FRAM 1T1C


41

O alt tehnologie, mai nou, prezent pe pia din 2001, utilizeaz o celul cu un tranzistor i un capacitor, numit 1T1C, care duce la reducerea simitoare a costului per bit. O schem simplificat a celulei 1T1C este dat n figura 3.9 ([30]).

Este utilizat practic o singur referin pentru toate celulele de memorare, lucru care impune cerine mai dure pentru procesul tehnologic, astfel nct diferenele de realizare ntre capacitorii din ntreg masivul de memorie s fie ct mai mici posibile ([13], [29], [30]). 3.2.5 Caracteristici si aplicaii

Principalii productori de circuite FRAM sunt: Fujitsu, Hitachi, Matsushita, Ramtron, Rohm, Symetrix, Toshiba, s.a.. O meniune special trebuie fcut pentru Ramtron, ea fiind firma care a promovat primele astfel de circuite (din 1993), i a fost mult timp singura pe pia i precum i cea care a oferit iniial licenele pentru aceasta tehnologie ([30)).

Dei circuitele FRAM cu cea mai mare densitate de pe pia (n 2004) au deja capacitatea de 256kbii i 1Mbit, cererea cea mai mare este, nc, pentru circuitele cu densiti mai mici. Tipurile de interfee disponibile sunt: paralel (similar oricrui circuit SRAM) i serial, sincron, n mai multe variante (SPI, I2C, Microwire, etc.). n afar de circuitele de memorie de sine stttoare, exist din ce n ce mai multe familii de microcontrolere care folosesc tehnologia FRAM pentru implementarea unei memorii locale (interne), la fel cum s-a ntmplat i cu tehnologia EEPROM.

Este tradiional ca noile tehnologii din domeniul circuitelor de memorie semiconductoare s fie asociate unui segment particular de aplicaii. Din aceast asociere a rezultat i o anumit specificaie a interfeei i anumite caracteristici ale circuitului. Exist mai multe exemple n acest sens.

Productorii primelor circuite DRAM (RAM dinamic) au dorit ca acestea s fie o alternativ ieftin, de mare capacitate, de nlocuire a circuitelor SRAM, astfel c, din considerente economice legate de numrul de pini i dimensiune a capsulei, au folosit multiplexarea liniilor de adrese. Primele circuite FLASH s-au dorit doar un substitut, mai uor de ters i scris, pentru circuitele UV-EPROM. Doar mai trziu au aprut aplicaii proprii i astfel s-au dezvoltat noi interfee specifice, diferite de cele ale circuitelor EPROM.

Pentru a facilita ptrunderea pe pia, primele circuite FRAM (avnd i densiti relativ mici, de maxim 16Kbii) au fost destinate nlocuirii circuitelor EEPROM propriu-zise, n condiiile oferiri unor faciliti suplimentare. Acesta este motivul pentru care ele aveau interfee identice cu acestea, dei prin natura lor ele erau mai apropiate de circuitele RAM. Actualmente exist o mare varietate de interfee pentru aceste circuite, dar care se mpart n cele dou mari categorii menionate: seriale i paralele.


42

Diferena major ntre un circuit RAM i unul ROM (pe lng nevolatilitate) este dificultatea cu care se realizeaz o operaie de scriere. n mod tradiional memoriile nevolatile folosesc tranzistorul MOS cu grila flotant la care operaia de scriere este principial dificil. A scrie ntr-o astfel de memorie nseamn a mpinge electroni printr-o barier izolatoare de sticl (SiO2). Aceasta presupune putere consumat mare, la tensiuni mari i necesit un interval relativ mare de timp. Putere mare pe un interval de timp mare nseamn un circuit ineficient din punct de vedere energetic atunci cnd este vorba de scriere. O operaie de scriere pentru un circuit EEPROM dureaz milisecunde comparativ cu cele cca. 70 nanosecunde la un circuit FRAM ([29]).

Un circuit realizat n tehnologie EEPROM este caracterizat i printr-un numr limitat de cicluri de scriere, datorita n esen stresului mecanic i electric indus de o astfel de operaie la nivelul tranzistorului cu gril flotant (bariera izolatoare va ceda mecanic, se va sparge, ntr-un final). Numrul de cicluri de scriere este cuprins, pentru tehnologiile EEPROM actuale, ntre 105 i 106 , fiind prea mic pentru anumite categorii de aplicaii cum ar fi colectarea de date (data logging) pe intervale mari de timp. Comparativ cu acestea circuitele FRAM pot fi scrise de mai mult de 1010 ori , numr care se afl n continu cretere, odat cu dezvoltarea tehnologiei. Deoarece nu sunt necesare tensiuni mai mari pentru scriere, un circuit de memorie FRAM nu folosete nici circuite interne de tip pomp de sarcin (charge pump) pentru generarea acestora, aa cum se ntmpl la tehnologia EEPROM, aceasta ducnd i ea la reducerea preului de cost.

innd cont de cele prezentate anterior aplicaiile specifice ale acestor circuite valorifica la maxim toate caracteristicile pozitive ale tehnologiei FRAM, prin raportare la EEPROM.

O categorie important de aplicaii, deja consacrate pentru aceste circuite, este cea de colectare i nregistrare de date (data collection and logging). Aceste aplicaii const n achiziia i memorarea de date, n condiiile absenei, pentru anumite perioade de timp, a tensiunii de alimentare. Datele se modific n timp i istoria evoluiei lor este relevant. Sistemele de contorizare - metering (ap, gaz, energie electric, altr forme de taxare, etc.) se ncadreaz n aceast categorie de aplicaii, ele fiind i un exemplu de sistem mecatronic.

Alte aplicaii relevante sunt cele din domeniul comunicaiilor mobile, unde se dorete nlocuirea total a circuitelor EEPROM folosite pn acum, n domeniul general al tehnicii de calcul, al sistemelor mecatronice sau al automatizrilor industriale la modul general.

n concluzie, aplicaiile vor valorifica caracteristicile cheie ale acestor circuite: - cicluri de scriere rapide - numr foarte mare de cicluri posibile (durat de via mare) - consum energetic redus


43

3.3 Circuite DRAM moderne

Principial circuitele de memorie RAM sunt mprite n dou mari categorii, clasificate dup modul de realizare al celulei de memorare: circuite DRAM (Dynamic RAM) care utilizeaz un capacitor MOS pentru memorare i circuite SRAM (Static RAM) care utilizeaz un circuit basculant bistabil pentru memorare.

n categoria circuitelor DRAM intr (sau au intrat): FPM DRAM, EDO DRAM, SDRAM, RDRAM, etc. Actualmente exist noi familii de circuite de mare vitez, implementnd principii noi: DDR i DDR2 SDRAM, Direct RDRAM, SynchLink DRAM, etc. Toate aceste circuite de memorie au fost dezvoltate n strns legtur cu anumite caracteristici arhitecturale ale magistralelor specifice calculatoarelor de tip PC (system bus, memory bus) i sunt valorificate numai n msura n care procesoarele i chipset-ul specific suport noile facilitai.

Figura 3.10 Familii de circuite RAM

RAM

DRAM convenional

DRAM sincron

FPM

EDO

SDRAM

RDRAM

DDR i DDR2

DirectRDRAM

SynchLinkDRAM

Memoriegrafica

Convenionala

De tip sincron

Memorie biport

SGRAM DDR SGRAM

SRAMSRAM

SRAM i

SSRAM DDR SSRAM

DRAM


44

La modul cel mai general utilizatorul acestor circuite este de fapt un controler de memorie care face parte integrant din chipset-ul plcii de baz (sau al plcii video n cazul memoriilor grafice).

n figura 3.10 este prezentat structurarea categoriilor de circuite RAM. Prezentarea care urmeaz este una destul de sumar, fr pretenii de

exhaustivitate, dar care presupune cunoaterea tehnologiei circuitelor DRAM convenionale.

3.3.1 Circuite FPM DRAM (Fast Page Mode DRAM)

Un circuit de memorie FPM (mod pagin rapid) este un circuit DRAM care poate s execute cicluri de acces n mod pagin. n acest mod timpul de acces pentru al doilea cuvnt de date i urmtoarele este mai mic dect cel pentru primul cuvnt de date accesat, avnd loc pe durata unui singur ciclu de /RAS ([14]).

Figura 3.11 Cicluri de acces citire(READ) FPM DRAM

n figura 3.11 ([14]) tPC este timpul necesar pentru a scrie sau citi (ciclul exemplificat) o locaie de memorie ntr-o pagin, plus alte intervale de timp necesare pentru pregtirea urmtoarei operaii de citire sau scriere. Un ciclu FPM ncepe prin activarea lui /CAS (=L) i se termin cnd timpul minim de prencrcare pentru /CAS (tCP) a trecut. Poriunea tCAS trebuie s fie suficient pentru accesarea datelor. Deoarece tranziia n H a lui /CAS finalizeaz accesul FPM, tCAS trebuie s fie mai mare sau egal cu timpul necesar pentru accesarea datelor (tCAC).


45

Vrful de utilizare pentru aceste circuite a fost la nivelul anului 1995-96. n prezent aceste circuite se afla la sfritul ciclului de via (demodate, obsolete).

3.3.2 Circuite EDO DRAM (Extended Data Out DRAM)

EDO DRAM nu este altceva dect o variant mai rapid a circuitelor FPM. La aceste circuite ieirile de date rmn active i dup inactivarea semnalului /CAS. Pentru controlul mai flexibil al acestor ieiri, la unele din aceste circuite mai poate exista un semnal dedicat de tip /OE. Principial exist astfel posibilitatea suprapunerii ciclurilor de acces, un nou ciclu ncepnd nainte de a se fi terminat precedentul, de unde i un ctig de vitez comparativ cu circuitele FPM. Aceste circuite au fost prima oara valorificate odat cu apariia procesoarelor din clasa Pentium ([14],[21]).

Figura 3.12 Cicluri de citire(READ) EDO DRAM

La un circuit EDO (figura 3.12,

Date post:	29-Oct-2015
Category:	Documents
Upload:	cristina-bobolea
View:	92 times
Download:	1 times

Carte_ED

Documents