Capitolul 5 Semnalele de ceas si temporizarea sistemelor 5.1 Generarea si distribuirea semnalelor de ceas Semnalele de ceas reprezinta bataile inimii pentru un sistem numeric. Ca urmare, stabilitatea semnalelor de ceas este foarte importanta. Ideal, semnalele de ceas ar trebui sa aiba timpi minimi de crestere si scadere, cicli specificati, fara alunecari. In realitate, semnalele de ceas au alunecari, timpi observabili de crestere si scadere, iar ciclii pot varia. De fapt, 10% din ciclul masina este folosit pentru a permite alunecari in sisteme complexe de calculatoare. Problema nu e mai putin importanta in cazul proiectarii unui circuit VLSI. O tehnica simpla pentru a genera un semnal de ceas principal ar fi utilizarea unui oscilator ca in figura. 5.1. Un asemena circuit de ceas a fost folosit pentru circuitele microprocesoarelor de la capatul inferior al gamei acestora. Figure 5.1: Generarea simpla a unui semnal de ceas folosind un oscilator inel. Totusi, semnalul de ceas generat poate fi destul de dependent de proces si instabil. Ca rezultat, au fost folosite circuite de ceas separate, cu oscilatoare de cristal, pentru familiile VLSI de circuite de inalta performanta. Figura 5.2 ilustreaza schema circuitului pentru un oscilator Pierce cu cristal, pentru o buna stabilitate a frecventei. Acest circuit este aproape rezonant - serie, in care cristalul "vede" o impedanta mica la terminalele sale. Rezonanta serie exista in cristal dar rezistenta interna determina frecventa de oscilatie. In modelul echivalent al circuitului, cristalul poate fi reprezentat ca un circuit RLC serie; astfel, cu cat creste rezistenta cu atat scade frecventa oscilatorului. Incarcarea externa la terminalele cristalului are, de asemenea, un efect considerabil asupra frecventei si a stabilitatii frecventei. Inversorul in paralel cu cristalul furnizeaza diferenta de tensiune necesara, iar inversorul extern furnizeaza amplificarea pentru incarcarile (solicitarile) ceasului. De observat ca circuitul prezentat aici nu este un exemplu de capodopera, proiectarea oscilatoarelor de ceas de inalta frecventa si calitate crescuta este o provocare, care nu face obiectul acestui capitol. 1
Transcript
Capitolul 5 Semnalele de ceas si temporizarea
sistemelor
5.1 Generarea si distribuirea semnalelor de ceas
Semnalele de ceas reprezinta bataile inimii pentru un sistem numeric. Ca urmare, stabilitatea semnalelor de ceas este foarte importanta. Ideal, semnalele de ceas ar trebui sa aiba timpi minimi de crestere si scadere, cicli specificati, fara alunecari. In realitate, semnalele de ceas au alunecari, timpi observabili de crestere si scadere, iar ciclii pot varia. De fapt, 10% din ciclul masina este folosit pentru a permite alunecari in sisteme complexe de calculatoare. Problema nu e mai putin importanta in cazul proiectarii unui circuit VLSI. O tehnica simpla pentru a genera un semnal de ceas principal ar fi utilizarea unui oscilator ca in figura. 5.1. Un asemena circuit de ceas a fost folosit pentru circuitele microprocesoarelor de la capatul inferior al gamei acestora.
Figure 5.1: Generarea simpla a unui semnal de ceas folosind un oscilator inel.
Totusi, semnalul de ceas generat poate fi destul de dependent de proces si instabil. Ca rezultat, au fost folosite circuite de ceas separate, cu oscilatoare de cristal, pentru familiile VLSI de circuite de inalta performanta. Figura 5.2 ilustreaza schema circuitului pentru un oscilator Pierce cu cristal, pentru o buna stabilitate a frecventei. Acest circuit este aproape rezonant - serie, in care cristalul "vede" o impedanta mica la terminalele sale. Rezonanta serie exista in cristal dar rezistenta interna determina frecventa de oscilatie. In modelul echivalent al circuitului, cristalul poate fi reprezentat ca un circuit RLC serie; astfel, cu cat creste rezistenta cu atat scade frecventa oscilatorului. Incarcarea externa la terminalele cristalului are, de asemenea, un efect considerabil asupra frecventei si a stabilitatii frecventei. Inversorul in paralel cu cristalul furnizeaza diferenta de tensiune necesara, iar inversorul extern furnizeaza amplificarea pentru incarcarile (solicitarile) ceasului. De observat ca circuitul prezentat aici nu este un exemplu de capodopera, proiectarea oscilatoarelor de ceas de inalta frecventa si calitate crescuta este o provocare, care nu face obiectul acestui capitol.
1
Figura-5.2: Schema circuitului unui oscilator cu cristal Pierce.
De obicei un circuit VLSI primeste unul sau mai multe semnale principale de ceas, de la un circuit de ceas extern, si genereaza in schimb derivatele necesare pentru uzul sau intern. In multe cazuri este necesara folosirea a doua semnale de ceas fara suprapunere. Produsul logic al acestor doua semnale de ceas ar trebui sa fie tot timpul zero. Figura 5.3 ilustreaza un circuit simplu care genereaza semnalele CK-1 si CK-2 din semnalulde ceas original CK. Figura 5.4 prezinta un circuit de decodificare a ceasului care are la intrare semnalele de ceas principale si genereaza semnal de ceas cu patru faze.
Figura-5.3: Un circuit simplu care genereaza o pereche de semnale de ceas fara suprapunere din semnalul de ceas CK
Figura-5.4: Circuit decdificator de ceas : (a) reprezentare simbolica si (b) forme de unda si implementare la nivelul de porti logice
Deoarece semnalele de ceas sunt cerute aproape uniform pe suprafata circuitului, este de dorit ca toate semnalele de ceas sa fie distribuite cu o intarziere uniforma. O
2
distributie ideala a semnalelor de ceas ar fi structura de arbore de tip H prezentata in figura 5.5. Intr-o astfel de structura, distantele de la centru la toate punctele de pe ramuri sunt egale si, ca urmare, intarzierile semnalelor ar fi aceleasi. O asemnea structura este totusi greu de implementat in practica datorita constrangerilor de rutare si diferitelor cerinte. O abordare mai practica pentru distribuirea semnalului de ceas este rutarea semnalelor de ceas principale catre macroblocuri si folosirea de decodificatoare locale pentru a echilibra intarzierile datorate diferitelor conditii de incarcare.
Figura-5.5: Structura generala a distributiei in arbore H pentru semnale de ceas.
Reducerea alunecarilor ceasului, care sunt cauzate de diferentele intre timpii de sosire a ceasului si schimbarilor in forma de unda, datorita variatiilor conditiilor de incarcare, este una dintre preocuparile majore in proiectarea VLSI de inalta viteza. In completarea distributiei uniforme a ceasului (arbore H) si echilibrarea locala a alunecarilor, au fost dezvoltate o serie de noi tehnici asistate de calculator pentru a genera automat structura unei retele optime de distribuire a semnalului de ceas cu eliminarea alunecarilor. Figura 5.6 prezinta o rutare a ceasului fara alunecari, care a fost realizata prin estimarea elementelor parazite asociate cu rutarea.
Dincolo de geometria exacta a retelei de distributie a ceasului, semnalele de ceas trebuie amplificate in mai multe etape, dupa cum e prezentat in figura 5.7 pentru a putea face fata incarcarilor externe. Este de asemenea esential ca fiecare etapa de amplificare sa conduca la acelasi numar de porti pentru ca intarzierile sa fie intotdeauna echilibrate. In configuratia din figura 5.8 (folosita in proiectul circuitului DEC Alpha), firele de interconectare sunt conectate in cruce cu o retea de bande de metal verticale pentru a pastra semnalele de ceas in faza pe intregul circuit.
Pana aici s-au vazut necesitatile de a avea o interconectare egala ca lungime si amplificare extensiva pentru a distribui semnalele de ceas cu alunecari minime si cu pastrarea formei de unda a semnalului. In practica, proiectantii acorda mult timp si effort pentru a controla, atat dimensiunile tranzistoarelor in amplificatoare/inversoare, cat si a dimensiunilor conexiunilor. Largirea firelor de interconectare micsoreaza rezistenta serie, cu dezavantajul cresterii capacitatii parazite.
3
Figura-5.6: Un exemplu de retea de rutare a ceasului cu eliminarea alunecarilor, generat cu un program asistat de calculator.
Figura-5.7: Retea de distributie cu amplificare a ceasului pe trei niveluri.
Figura-5.8: Structura generala a retelei de distributie a ceasului folosita in circuitele microprocesoarelor DEC Alpha.
4
In proiectarea sistemelor numerice trebuie considerate cu atentie urmatoarele puncte, mai ales in cazul proiectelor VLSI de mare viteza:
• Ciclul util al unui semnal de ceas este 50%, si semnalul poate ajunge mai departe intr-un lant de buffere inversoare cu ciclu util ideal. Ciclul util al unui semnal de ceas poate fi imbunatatit, de exemplu, apropiat de 50% prin utilizarea reactiei bazate pe media diferentei de tensiune.
• Pentru a preveni reflectia in reteaua de interconectare, timpii de crestere si de scadere ai semnalului nu trebuie sa fie micsorati prea mult.
• Capacitatea de incarcare trebuie redusa pe cat posibil prin reducerea capacitatii de sarcina, a lungimilor conexiunilor si capacitatile de poarta.
• Impedanta caracteristica a liniei de distributie a ceasului trebuie redusa folosind rapoarte w/h crescute (rata grosimii liniei la distanta verticala de separatie intre linie si substrat).
• Incarcarile inductive pot fi folosite pentru a contracara partial efectele capacitatilor parazite ale unui receptor de ceas.
• Liniile de ceas de mare viteza ar trebui separate adecvat, in asa fel incat sa nu apara fenomene de diafonie (interferenta). De asemenea, o masura eficienta ar fi separarea a doua trasee de semnale de mare viteza prin trasee de putere sau masa.
