8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 1/30

Arhitectura calculatoarelor

Curs 2

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 2/30

Magistrale• Magistrala este suportul fizic care permite transferul

datelor intre diverse subsisteme ale unui sistem deprelucrare a datelor.

• La o magistrala se conecteaza un numar de emitatori dedate si un numar de receptori de date.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 3/30

Accesul la o magistrala• In principiu, accesul la o magistrala este

bidirectional – transmitatorii pot devenireceptori si invers.

• Un singur transmitator poate fi activ pe

bus la un moment dat.• Rezulta ca este necesar un “arbitru” care

sa controleze accesul la magistrala (bus).

• Inntr-un sistem de calcul, arbitrareaaccesului la bus o face unitatea centrala.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 4/30

Tipuri de drivere de bus• Circuitele logice “conventionale” au iesiri

cu doar doua stari posibile.

• In consecinta, nu se pote lega impreuna

doua sau mai multe iesiri de circuitelogice.

• Au fost gasitye doua solutii pentru aceasta

problema: folosirea unor drivere opencollector, sau a unor drivere tri-state.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 5/30

Magistrale cu drivere open collector• Starea de repaus a bus-ului este recesiva (HIGH)

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 6/30

Magistrale cu drivere tri-state• Starea de repaus a busului este HIGH-Z

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 7/30

Un exemplu de semnale de control

al transferului de date

• Data generata de XMT1 este dirijata catre REC3

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 8/30

Conceptul de “adresa”• Pentru a gestiona corect transferurile de

date intre diverse emitatoare si receptoareeste necesar ca fiecare “resursa” sa aibaun cod unic de identificare, denumit

“adresa”.• Multimea tuturor combinatiilor posibile de

adrese formeaza “spatiul de adrese”.

• Semnalele de control ale transferurilor segenereaza prin decodificarea adreselor.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 9/30

Decodificatoare• Un decodificator este un circuit logic

combinational cu N intrari si 2^N iesiri(uzual iesirile sunt active LOW).

• Pentru orice combinatie posibila aintrarilor, o singura iesire este activa.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 10/30

Exemplu de decodificator

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 11/30

74138-un decodificator uzual

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 12/30

Un exemplu de sinteza a semnalelor de

selectie –consideram circuitul urmator – unREGISTRU de 4 biti

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 13/30

Exemplu de sinteza a semnalelor

de selectie• Circuitul prezentat este un registru de 4 biti.

• Presupunem ca avem 8 astfel de circuite. Suntdeci necesare 3 linii de adresa A0-A1-A2.

• Se pune problema sintezei logice a semnalelor

de selectie READ0-READ7 si WRITE0-WRITE7.

• Observam ca WRITE0-7 sunt active pe frontul

crescator iar READ0-7 sunt active LOW.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 14/30

Exemplu de sinteza a semnalelor

de selectie• Avem nevoie de 3 linii de adresa: A0-A2

• RDL, WRL indica operatii de citire, respectiv scriere• CLK este un clock de sincronizare

• Circuitul are 16 iesiri READ0-7 si WRITE0-7

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 15/30

Exemplu de sinteza a semnalelor

de selectie

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 16/30

Circuite de memorie• O “memorie” este un dispozitiv capabil sa stocheze date

in format binar.

• Un bistabil de tip D este o celula de memorie de 1 bit.

• Un “registru” este un grup de bistabili accesabili simultansi poate fi privit ca o “locatie” de memorie.

• Capacitatea unei memorii indica volumul de informatie(masurat in biti sau octeti) pe care memoria respectiva ilpoate stoca.

• Uneori capacitatea e raportata sub forma 1Kx4, 8xX8,

1kx32• Circuitul descris anterior este o memorie 8x4 (8 locatii de

cate 4 biti).

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 17/30

Memorii RAM• RAM este un acronim de la Random Access

Memory (pot fi scrise si citite in orice moment)• Memoriile RAM sunt “volatile” – in sensul ca isi

pierd informatia la deconectarea tensiunii dealimentare

• Memoriile RAM “statice” pot pastra informatia untimp nedeterminat, cu conditia sa fie alimentatecu energie.

• Elementul constitutiv de baza al memoriilor RAMstatice este bistabilul tip D.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 18/30

Exemple de memorii RAM statice

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 19/30

Memorii RAM dinamice (DRAM)• Principiul de functionare

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 20/30

Caracteristicile memoriilor DRAM• Un bistabil dintr-o memorie RAM statica necesita 6

tranzistori MOS.

• O celula de memorie DRAM necesita doar uncondensator si un tranzistor.

• In consecinta, memoriile DRAM permit densitati mai mari

de integrare (capacitati mai mari) si sunt mai ieftine.• Dezavantajul este ca datele se pierd daca nu sunt

accesate un anumit timp (de ordinul milisecundelor).

• Este nevoie de “refresh” pentru pastrarea datelor.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 21/30

Memorii ROM (Read Only Memory)• Sunt NEVOLATILE• Principiul de functionare al primelor memorii ROM:

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 22/30

Memorii PROM• Sunt reprogramabile

• Stocarea informatiei se face tot in niste capacitati cupierderi extrem de mici, astfel incat pot pastra datelepeste 10 ani.

• Necesita circuite speciale de programare.

• Stergerea se face cu o procedura speciala. De exemplulla memoriile EPROM, stergerea se face prin expunererelativ indelungata la raze ultraviolete (de ordinul 10-20minute).

• Memoriile OTP (One Time Programmable ROM) sunt – de regula – niste EPROM-uri in capsula fara geam.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 23/30

Memorii EEPROM• EEPROM – Electrically Erasable PROM

• Stergerea se face cu o tensiune “mare”, (de ordinul 12V)generata intern cu o “pompa de sarcina”.

• Se pot sterge si scrie locatii individuale una cate una, daradmit si stergerea unor blocuri sau a intregului chip

(“bulk”).• Operatiile de stergere si scriere dureaza un timp de

ordinul milisecundelor. Citirea e rapida (zeci sau sute denanosecunde).

• Suporta un numar limitat de cicluri de stergere/scriere(10.000-100.000)

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 24/30

Memorii FLASH• Principial seamana cu EEPROM-urile in ce priveste

modul de stocare si stergere a informatiei.

• Diferenta: contin in plus un buffer RAM iar accesul lascriere si stergere se face la nivelul unor blocuri dedimensiune egala cu dimensiunea bufferului RAM.

• Exista doua tehnologii noi de realizare a memoriilorFLASH.

• NOR FLASH – permit acces aleator la scriere, suntrapide, dar au capacitati mai mici si sunt mai scumpe.

• NAND FLASH – ceva mai greu de accesat, dar aucapacitati mai mari si sunt mai ieftine.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 25/30

Memorii RAM nevolatile• O metoda destul de larg raspandita de pastrare

a continutului unor memorii RAM este folosireaunei baterii care mentine alimentarea chipului

chiar la intreruperea sursei principale.

• MRAM – Magnetoresistive RAM• Stocheaza data in asa-numite Magnetic Tunnel

Junctions (MTJs)

• Spre deosebire de EEPROM/FLASH nu aulimita la numarul de cicluri de scriere/setrgere.

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 26/30

Exemple de memorii ROM uzuale

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 27/30

Magistrale externe la

microprocesoarele uzuale

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 28/30

Exercitiu: Conectarea unei memorii externe

ROM la un microprocesor Z80

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 29/30

Exercitiu: Z80 cu RAM extern

8/8/2019 Arhitectura Calculatoarelor Curs 2

http://slidepdf.com/reader/full/arhitectura-calculatoarelor-curs-2 30/30

Exercitiu: Z80 cu porturi paralele

externe