4. Sinteza de frecvenţă

4.1 Noţiuni generale

Realizarea unor sisteme complexe – sintetizoarele de frecvenţă – cu ajutorul

cărora să se poată genera una sau mai multe frecvenţe (semnale sinusoidale)

pornind de la unul sau mai multe OR.

Oscilatoare cu cuarţ.

Iniţial sinteza:

- alegea ieşirea unui OC din mai multe;

- schimba criteriul care controla frecvenţa unui oscilator.

Au urmat scheme tot mai complexe urmărind:

- generarea cât mai multor frecvenţe plecând de la un număr cât mai mic de

oscilatoare de referinţă;

- unul generat cât mai pur;

- parametrii semnalelor să se stabilizeze cât mai repede după pornire sau după o

eventuală comutare.

Parametrii sintetizor:

- gama de frecvenţă

- pasul (sau distanţa între două componente succesive)

- puritatea spectrală

• componente depărtate

• zgomotul de fază

• timpul de comutare;

Ţinând cont de procedeul folosit pentru prelucrarea semnalului de referinţă se poate face o primă clasificare a sintetizoarelor de frecvenţă în sintetizoare care folosesc:

1

a) procedee directe

b) procedee indirecte

a) Procedeele directe

constau din combinarea frecvenţelor generate de mai multe oscilatoare de referinţă

(OR) sau ale armonicelor acestora prin multiplicări, mixări, divizări, filtrări.

Se disting variante:

- analogice

- digitale

Procedeele analogice – care se mai aplică în puţine sisteme de RC - au de făcut faţă

compromisului:

- puritate spectrală bună– filtre trece bandă cât mai selective;

- timp de comutare redus – filtre mai puţin selective.

Despre cele digitale se va discuta în continuare ele reprezentând o soluţie modernă

şi foarte eficientă dacă frecvenţa generată nu este prea mare.

c) Procedeele indirecte

- Au la bază folosires circuitelor PLL;

- Acestea pot fi:

• analogice

• digitale

- Semnalul dorit este obţinut ca semnalul de ieşire al Oscilatorului Controlat în

Tensiune(OCT), deci se elimină problema produselor de intermodulaţie.

O altă clasificare a sintetizoarelor:

2

- sintetizoare de laborator

- sintetizoare dedicate.

Sintetizoarele de laborator are o structură modulară.

Fiecare modul generează, la un moment dat, o frecvenţă având o valoare aleasă

dintr-un set restrâns de valori, valoarea frecvenţei semnalului de ieşire se obţine prin

combinarea corespunzătoare a valorilor diverselor module.

Un exemplu în acest caz îl constituie sintetizoarele decadice.

In acest caz valoarea frecvenţelor se exprimă zecimal iar modulele sunt dedicate câte

unei decade, fiecare contribuind în valoare finală cu un digit.

Prin convenţie se notează cu L decada cu ponderea cea mai mică.

Frecvenţa generată de modulul corespunzător unei decade este notată cu:

( ) ],1[,90 Nnf n ∈∆ −

Iar valoarea frecvenţei generate de sintertizor este:

( )∑=

+−− ⋅∆=

N

n

nnff

1

190 10

De exemplu un sintetizor care lucrează cu pasul de 1kHz în gama 1kHz…9999kHz

are patru decade. Pentru f0=4972:

( ) ( )( ) ( ) MHzfMHzf

MHzfMHzf2794

490390

290190

=∆=∆

=∆=∆

−−

−−

Se constată că decadele generează valori apropiate deci vor avea condiţii de lucru

comparabile.

Valoarea frecvenţei care va corespunde decadei se obţine prin divizare iar semnalul

final se obţine prin combinarea corespunzătoare a semnalelor provenind de la cele

patru (N) decade.

3

4.2 Sinteza digitală directă

Principalele avantaje care fac ca această metodă de sinteză să fie mult folosită sunt:

- repetabilitatea

- fiabilitatea

- absenţa circuitelor de acord

- absenţa circuitelor care să conducă la deriva valorilor generate funcţie de

temperatură sau de timp.

Sintetizoarele analogice conţin OCT, multiplicatoare, circuite PLL, filtre care

necesită acord, circuite de compensare a derivei cu temperatura, componente

selectate prin măsurători etc.

Sintetizoarele digitale necesită circuite logice şi un oscilator de tact.

Trebuie precizat că aceste sintetizoare au oarecari limite din punctul de vedere al

frecvenţei maxime de lucru.

4.2.1 Schema bloc

Modulator de faza

Tabel (memorie)

CDA

FTJ

Tact Acord

Figura 4.2.1 Schema bloc a unui sintetizor digital direct

Osc Control numeric (OCN)

Se observă că schema bloc cuprinde trei blocuri importante:

- oscilatorul controlat numeric (NCD)

4

- convertorul Digital-Analog (CDA, DAC)

- filtrul de ieşire pentru a suprima componentele de frecvenţe superioare.

Parametrii de intrare:

• frecvenţa de referinţă (tactul) care incrementează numărătorul şi

introduce noua informaţie în convertor,

• datele de control a valorii frecvenţei şi modulaţiei.

Oscilatorul controlat numeric, pe lângă logica de interfaţare, cuprinde

acumulatorul de fază, care este, de fapt, un numărător şi un tabel în care sunt

înscrise eşantioanele pentru forma de undă care va fi generată.

4.2.2. Oscilatorul controlat numeric

Oscilatorul controlat numeric, pe lângă logica de interfaţare, cuprinde

acumulatorul de fază, care este, de fapt, un numărător şi un tabel în care sunt

înscrise eşantioanele pentru forma de undă care va fi generată.

B1

B2 ∆φ Acum (NUM)

Mod. faza

ROM

Figura 4.2.2 Schema bloc a Oscilatorului Controlat Numeric

5

Buferul B2 inserează un cuvânt care va da valoarea frecvenţei.

Fiecare impuls de tact incrementează numărătorul cu o valoare dată de cuvântul

menţionat (pas) notat cu ∆φ.

Dacă se realizează o creştere liniară a fazei aceasta poate corespunde unui semnal

sinusoidal.

Este uşor de constatat că frecvenţa reprezentată de faza liniar crescătoare depinde de:

• Frecvenţa tactului aplicat acumulatorului de fază;

• valoarea pasului de fază;

Valoarea limită a frecvenţei este dată de numărul de paşi înainte de resetare).

( )uluiacumulatorluinumaratoru

aibitidenumarulestemundef

f mt

out 2φ∆⋅

=

Aici m reprezintă numărul de biţi pentru numărător (acumulatorul de fază);

Evident dintre cei doi parametri cel care controlează valoarea frecvenţei este pasul

∆φ..

Liniaritatea variaţiei fazei, deci puritatea spectrală a semnalului generat depinde, în

primul rând, de puritatea spectrală a semnalului de tact.

La o analiză mai atentă se observă că acest sintetizor este de fapt un divizor de

frecvenţă, deci zgomotul de fază al semnalului generat va fi mai mic decât zgomotul

oscilatorului de tact.

Evident: ft şi m sunt constante pentru un sintetizor.

Ele sunt alese funcţie de gama care trebuie acoperită şi de pasul cu care trebuie

explorată această gamă.

Se ţine cont că:

tmax f4,0f ≅

6

mt

2ff =δ

Prima limită rezultă din teorema eşantionării (semnalul de ieşire trebuie eşantionat

cel puţin cu frecvenţă dublă).

Este evident că este posibil să se realizeze paşi foarte mici dacă acumulatorul de fază

asigură o rezoluţie suficientă.

Se constată că din momentul în care acumulatorul este încărcat un nou pas faza

începe să varieze cu această valoare, deci se pot genera cu uşurinţă semnale

modulate în frecvenţă.

Procesul de modulaţie este cu fază continuă.

Conversia fazei în amplitudine se face citind valoarea înscrisă la adresa

corespunzătoare din memorie (ROM).

4.2.3 Memoria

Memoria reprezintă convertorul fază – amplitudine.

Orice semnal periodic are o corespondenţă biunivocă între amplitudine şi fază.

Conversia se poate face simplu prin memorarea eşantioanelor amplitudinii

semnalului sinusoidal care trebuie generat.

Cunoscând modul de variaţie a amplitdinii semnalelor sinusoidale este evident că nu

este necesară mmemorarea valorilor pentru o perioadă întreagă ci numai pentru un

sfert de perioadă.

7

0000

Adresa

11111

00000

111111

Figura 4.2.3 Schema bloc a Oscilatorului Controlat Numeric

Trecerea la celelalte cadrane se face simplu prin logica de control (numărarea înapoi

sau schimbarea de semn).

De remarcat că numărătorul lucrează cu până al 48 biţi.

În celelalte blocuri se reţin numai cei mai semnificativi (10-12) biţi, rezoluţia fiind

suficientă.

Aceste sintetizoare pot fi, la fel de uşor, modulate în fază prin modificarea

cuvântului care citeşte memoria.

Modulaţia de amplitudine se poate realiza prin controlul valorii citite din memorie

(aduna, înmulţi).

Performanţele lor sunt limitate în primul rând de DAC – viteza de citire. Se ajunge la

ft=1GHz şi f0≤400MHz. Dacă se doreşte generarea unor valori în alte domenii de

frecvenţă se fac mixări adecvate.

8

4.3 Sinteza de frecvenţă realizată cu circuite PLL

4.3.1 Sintetizoare de frecvenţă realizate cu circuite PLL analogice

După modul în care se combină semnalele generate de cele N decade:

a) sintetizoare cu injecţie serie;

b) sintetizoare cu injecţie paralel.

a) Funcţionarea sintetizoarelor cu injecţie serie

Fig. 4.3.1 Sinteza de frecvenţă prin "injecţie" serie;

de la semnalul generat de OR de mare stabilitate – se alege un set de 10 componente,

]t)A=(t)s 19)-(0ion

9

0=n1 (+[ ωω ∆Σ cos (1)

unde ωio corespunde frecvenţei care este generată la selectarea valorii (∆ωo)1.

Semnal de corecţie

t)10

(A=(t)s io2

ωcos (2)

Structura unei decade (excepţie decada N)

9

Fig. 4.3.2 Sinteza de frecvenţă prin injecţie serie. Schema bloc a decadei n(n≠n').

Se obţine un semnal având frecvenţa:

)f(+10

f+f=f 9-o n

1+no,io

’no,

∆ (3)

Rolul mixării cu semnalul s2(t).

Rezultă:

10

)f(+...+

10)f(

+)f(+f=f=f

10

)f(+...+

10)f(

+)f(+f=f

10

)f(+...+

10)f(

+)f(+f=

1N-N9o-29o-

19-0iooo,1

2N-N9o-39o-

29-0ioo,2

3N-N9-049-0

39-0io3

∆∆∆

∆∆∆

∆∆∆

∆∆

∆

f

...............................10

)f(+)f(+f=f

)f(+f=f

o,

N9-01-N9-0io1-No,

N9-0ioNo,

(4)

10

Concluzie: sunt uşor adaptabile pentru a genera un număr foarte mare de frecvenţe.

b) Funcţionarea sintetizoarelor cu injecţie paralel

OR - semnalul de referinţă propriu-zis:

tnU=(t)s rr2 ωcos (5) Fig. 4.3.3 Sintetizor de frecvenţă cu "injecţie" paralel;

Semnalele aplicate celor N decade (câte zece componente) pot fi diferite:

(6) r(t)+)(kA=(t)s trk

k

k=k1

2

1

ωcos∑

unde r(t) reprezintă suma celorlalte componente.

11

Fig. 4.3.4 Sinteza de frecvenţă prin "injecţie" paralel; schemele bloc pentru:

a) decada n; b) generatorul de digit n.

Semnalul livrat de primul generator de digit este mixat prin scădere fără divizare cu

semnalul de la ieşirea OCT; deci, dacă este îndeplinită condiţia

)f(+f>f 19-0io ∆1 (7)

în care, ca şi în relaţiile următoare, fin, n= 0,..N, reprezintă frecvenţa generată la alegerea

valorii (∆fo)n, rezultă un semnal cu frecvenţa

;] )f(+f[-f=1f 19-0i1oo ∆ (43)

Cu alte cuvinte, frecvenţa OCT satisface relaţia

F(s)K+s

F(s)K=(s)(s)=H(s)

o

o

i

rl

ΦΦ (44)

12

După mixerul asociat celei de a doua decade rezultă:

10)f(

+f>f ],10

)f(+2f[-f= 29-0

2io,129-0

io,12∆∆

f o, (45)

Respectiv

10

)f(+)f(+f+f+ 290-190-2i1i2

∆∆f=f o,o (46)

In final, la sincronism, rezultă:

10)f(+f>f ; ]

10)f(+f[-f=f 1-N

N9-0iN1-No,1-N

N9-0iN1-No,r

∆∆ (47)

şi se deduce:

]

10)f(

+...+10

)f(+)f[(+

+)f+f+...+f+f+f(=f

1-NN9-029-0

19-0

riNi3i2i1o

∆∆∆

(48)

Frecvenţele fi1,fi2...fr, vor fi alese în aşa fel încât să permită sinteza limitei inferioare a

gamei de frecvenţă impusă.

Pentru a ilustra modul cum se aplică relaţiile (164)-(168) se presupune că trebuie

sintetizate frecvenţe în gama (200-209,99)MHz cu pasul de 10 kHz. Evident, sunt

necesare 3 decade; cunoscând pasul se determină:

MHz1=f si MHz1=fadica

kHz

r1∆

∆∆ 10=10

)f(=10

)f(2

311-N

N1

(49)

Deci, se va folosi un oscilator cu cuarţ cu frecvenţa de 1 MHz şi se vor selecta 10

armonici astfel încât să se poată genera:

.MHz9=)f...(MHz2=)f( MHz; 1912 ∆∆∆∆ 1=)f( 0;=)f( 111o (50)

Pentru a preciza armonicele care trebuie utilizate se ţine cont că

(51) f+f+f+f=f ri3i2i1omin

13

In scopul unei exprimări zecimale convenabile se aleg cele zece armonici pentru digiţii

2 şi 3 în domeniul:

f∈[100,..,109] MHz;

deci, tinând cont de coeficienţii de divizare corespunzători, rezultă:

f2=10 MHz şi f1=1 MHz

respectiv

fi1=188 MHz

deci decada 1 selectează una dintre armonicele având k∈[188,..,197].

Se testează acoperirea gamei impuse:

209,99MHz=0,09+0,9+9+1+1+10+188=

=10

)f(+10

)f(+)f(+f+f+f+f=f 239-029-0

19-0ri3i2i1omax∆∆

∆

Luând în consideraţie generarea unui semnal cu frecvenţa fo=203,65 rezultă

- (∆f3)1=3MHz ; fi1+(∆f3)1=191MHz

- (∆f6)2=6MHz ; [fi2+(∆f6)2]:10=10,6MHz

- (∆f5)3=5MHz ; [fi3+(∆f5)3]:100=1,05MHz

Se constată că sinteza prin injecţie paralel implică o serie întreagă de mixări care au loc

în interiorul buclei; aceste operaţii au efecte negative asupra stabilităţii.

Au fost imaginate soluţii cum ar fi: realizarea unor mixări în afara buclei; divizorul de

frecvenţă plasat înaintea generatorului de digit etc. care urmăresc ameliorarea

parametrilor buclei din acest punct de vedere. Oricum, sinteza prin injecţie paralel nu

este indicată atunci când numărul de frecvenţe care trebuie sintetizate este foarte mare.

14

4.3.2 Sinteza cu circuite PLL digitale (DPLL)

4.3.2.1 Aspecte specifice DPLL

CP

OCT

CP

DP

OCT

FTJ

FTJ

a) Figura 4.3.5 Schemele bloc pentru circuite PLL şi DPLL

b)

Diferenţe:

a) – de natură constructivă;

b) – de natură funcţională;

c) – din punctul de vedere al performanţelor.

a) Diferenţe constructive:

- semnalele prelucrate la circuitele DPLL sunt semnale logice

- se folosesc circuite digitale cu avantajele cunoscute.

Detectorul de fază

- clasic OP cu caracteristică de detecţie sinusoidală;

( ) )(sinsin)( 12 tkktu ee ϕϕϕ =−=

- Realizarea unor DP cu alte performanţe este uşor de realizat în tehnică

digitală;

15

- Astfel de detectoare pot fi folosite şi în structura circuitelor PLL analogice dar

adăugând circuite de limitare.

Schema bloc simplificată a circuitelor PLL digitale (figura 4.3.5) evidenţiază şi o altă

deosebire constructivă faţă de circuitele PLL analogice: folosirea unui divizor de

frecvenţă (programabil) în buclă, pe calea de reacţie;

- Un astfel de divizor extinde în mod considerabil aria de aplicabilitate a

circuitelor DPLL.

- Este interesant de menţionat că şi un asemenea divizor poate fi introdus în

schema circuitelor PLL analogice dacă este precedat de un limitator şi urmat

de un filtru;

- Evident, în acest caz, soluţia este complicată şi restrânge gama de frecvenţă

în care circuitul rezultat funcţionează.

b. Diferenţele în ceea ce priveşte funcţionarea sunt, practic, consecinţe ale

diferenţelor menţionate mai sus.

• De exemplu, un circuit PLL cu un comparator de fază sinusoidal, aflat în

faza de căutare a sincronismului (achiziţie), se comportă în mod diferit faţa

de unul cu caracteristică triunghiulară.

• Conform celor menţionate mai sus, acest aspect nu este specific circuitelor

DPLL.

• Comparatoarele de fază digitale pot fi utilizate şi în structura circuitelor PLL

analogice dacă, aşa cum se preciza mai sus, sunt precedate de limitatoare.

• Mai mult, diferenţa menţionată se diminuează pe măsură ce circuitul PLL se

apropie de sincronism; la erori de fază mai mici toate comparatoarele prezintă

o regiune liniară.

16

• Cu aceste considerente se constată că este valabilă schema bloc liniarizată

dată în figura 4.3.6.

Figura 4.3.6 Schem bloc liniarizată a unui circuit DPLL

• Comparând această schemă cu cea prezentată pentru circuitele PLL analogice

se constată că pe calea de reacţie există un atenuator cu factorul 1/N care

provine de la divizorul programabil.

• Dacă se analizează bucla considerând tandemul oscilator controlat în tensiune

divizor programabil ca un oscilator echivalent caracterizat prin constanta

K'3=K3/N se obţin funcţiile de transfer:

- pe buclă deschisă

sF(s)

K=s

F(s)N

KKK=|(s)(s)=G(s) ’321

BDi

r πφφ

(52)

unde s-a folosit notaţia K'=πK1K2K3/N;

- pe buclă închisă

F(s)K+sF(s)K=|

(s)(s)=H(s)

’

’

BIi

r

φφ

(53)

17

Funcţiile obţinute sunt identice, ca formă, cu (38) şi (37) deduse pentru circuitele

analogice. Deosebirea dintre ele constă în aceea că, la circuitele PLL digitale, câştigul

K' depinde de frecvenţa de lucru a OCT prin intermediul factorului de divizare N.

In cele mai multe situaţii, de exemplu în sinteza de frecvenţă, ieşirea buclei este ieşirea

OCT. In acest caz, funcţia de transfer pe buclă deschisă rămâne ca mai sus iar funcţia

pe buclă închisă capătă expresia

F(s)K+sF(s)KN=|

(s)(s)=H(s)

’

’

BIi

o

φφ

(54)

Dincolo de implicaţiile factorului N asupra unor parametrii ai buclei, expresiile

obţinute stau la baza contituirii schemei echivalente analogice pentru circuitele DPLL.

In acest demers, trebuie avută în vedere condiţia ca frecvenţa la care lucrează

comparatorul de fază să fie mult mai mare decât banda de trecere a buclei.

4.3.2.2 Comparatoare de fază folosite la realizarea circuitelor DPLL

Echivalentul digital al comparatorului de fază analogic de tip operator de produs este

realizat cu un circuit sau-exclusiv; acesta prezintă o caracteristică triunghiulară.

Soluţia, deşi foarte economică, nu este folosită, prea mult, deoarece semnalul

proportional cu eroarea de fază este dreptunghiular, cu amplitudine mare.

Acest semnal depinde de factorul de umplere al semnalelor comparate şi alături de

componenta medie, folosită pentru controlul OCT, conţine componente nedorite care

nu pot fi eliminate, în condiţii satisfăcătoare, de către filtrul de buclă al circuitului

DPLL.

Dintre nenumăratele comparatoare de fază digitale perfecţionate, a fost ales pentru a fi

prezentat, în acest paragraf, comparatorul a cărui schemă este dată în figura 4.3.7 şi

care este folosit în unele circuite PLL realizate în tehnologie CMOS ;

18

Fig. 4.3.7 Comparator de fază digital

Se observă că este un comparator de fază cu memorie, controlat de fronturile

crescătoare ale semnalelor de intrare. El este realizat cu patru bistabili RS, logica de

control asociată şi doi tranzistori MOS, unul cu canal p şi celălalt cu canal n, conectaţi

pe post de comutatoare pe ieşire. Cei doi tranzistori pot fi:

• unul în stare de conducţie şi celălalt în stare de blocare;

• amîndoi în stare de blocare (ieşirea în stare de impedanţă mare).

Când tranzistorul cu canal p este în conducţie condensatorul de filtrare C se încarcă

prin rezistenţa R; când conduce tranzistorul cu canal n, C se descarcă cu aceeasi

constantă de timp; când ambele sunt în stare de blocare tensiunea pe condensator se

conservă. Presupunând că semnalul sv are frecvenţa mai mare decât sr atunci, în cea

mai mare parte a timpului, este deschis tranzistorul cu canal p şi condensatorul se

încarcă. Dacă frecvenţele au devenit egale dar există un defazaj între cele două semnale

se deschide unul din cei doi tranzistori, funcţie de semnul defazajului, pe o durată

proporţională cu valoarea sa absolută. Deci, pe măsură ce circuitul PLL se apropie de

19

condiţia de sincronism, care în acest caz se exprimă prin frecvenţe egale şi defazaj nul,

impulsurile aplicate condensatorului sunt tot mai scurte. In acest mod la sincronism

componentele care trebuie filtrate au o pondere redusă în semnalul de ieşire.

Funcţionarea este similară dacă relaţia între frecvenţele semnalelor comparate este

inversă.

Pentru circuitele PLL folosite în sinteza de frecvenţă, cu aplicaţie în sistemele de

comunicaţie, se cere, adeseori, o puritate spectrală mai bună decât cea care poate fi

realizată cu comparatorul de fază descris. Pentru asemenea situaţii au fost concepute

comparatoare de fază cu eşantionare şi memorare (S&H).

Schema unui astfel de comparator este dată în figura 4.3.8.

Se constată că schema dată poate fi împărţită în trei secţiuni:

• blocul digital de control, care formează semnalul întârziat sv' şi care generează

semnalele de comandă pentru întrerupătoare;

• comparatorul analogic;

• blocul care sesizează ieşirea comparatorului din zona de funcţionare corectă şi o

semnalizează.

20Fig. 4.3.8 Schema simplificată a comparatoarelor analogice S&H.

Funcţionarea comparatorului de fază S&H poate fi urmărită cu ajutorul diagramelor

date în figura 4.3.9-a.

Semnalele analizate sunt sv şi sr.

Fig. 4.3.9 Comparatorul analogic S&H; a) formele de undă ale principalelor

semnale, b) variaţia tensiunii de ieşire funcţie de eroarea de fază.

Blocul logic de control generează semnalul sv' printr-o întârziere a semnalului ∆t a

semnalului sv (vezi şi figura 4.3.13). Frontul scăzător al semnalului sv' (sau frontul

crescător al semnalului sv) comandă închiderea comutatorului k2, producând

descărcarea condensatorului CA. Frontul pozitiv deschide comutatorul k2 şi închide

comutatorul k1. Condensatorul CA se încarcă, sub curent constant, până la apariţia

frontului crescător al semnalului sr.

21

In acest mod tensiunea UCA este proporţională cu defazajul existent între cele două

semnale. Frontul crescător a semnalului sr deschide comutatorul k1, închide

comutatorul k3 şi tensiunea UCA se transferă pe condensatorul de memorare CC.

Din cele prezentate rezultă că tensiunea de comandă variază în trepte mici; deci

componentele nedorite sunt mult reduse în comparaţie cu comparatoarele digitale.

De asemenea se constată că panta comparatorului depinde de condensatorul CA şi de

rezistenţa care controlează generatorul de curent.

Valoarea pantei poate fi foarte mare, rezultând o caracteristică trapezoidală (figura

4.3.9-b).

Dacă eroarea de fază este prea mare, tensiunea pe condensatorul CA depăşeşte

tensiunea VEOR (EOR de la end of ramp = sfârşit de rampă) comparatorul ralizat cu

amplificatorul operaţional A1 comută şi blocul de semnalizare avertizează circuitul

PLL că s-a ieşit din zona de funcţionare corectă (semnalul EOR).

4.3.2.3 Sintetizoare de frecvenţă realizate cu circuite PLL digitale

Observând schema bloc din figura 4.3.5, se constată că prin simpla adăugare a unui

oscilator de referinţă circuitul PLL digital devine cel mai simplu sintetizor.

Aceasta simplitate explică interesul stârnit de posibilitatea folosirii circuitelor PLL

digitale pentru sinteza de frecvenţă şi nenumăratele studii care i-au fost dedicate în

decursul timpului.

22

Fig. 4.3.10 Schema bloc a celui mai simplu sintetizor cu circuite DPLL.

Divizorul N1 nu este strict necesar; el poate lipsi dacă este disponibil un oscilator de

referinţă cu frecvenţa necesară. Aşa cum a rezultat în paragraful precedent, la

sincronism:

fN=f ;f=Nf=f ror

ov (55)

Deci prin modificarea coeficientului de divizare, se pot sintetiza valori de frecvenţă

care să acopere o gamă oarecare cu pasul fr. Limitele gamei acoperite pe această cale

depind de parametrii buclei (OCT, comparator de fază) şi de performanţele impuse

semnalului generat.

Este evident că un astfel de sintetizor poate fi caracterizat prin dimensiuni reduse şi

consum mic. Este interesant de precizat că soluţia prezentată mai sus este rareori

folosită ca atare.

Un prim motiv constă în limitele care caracterizează divizoarele programabile.

Astfel, divizoarele programabile cu circuite CMOS se pot realiza până la 4-5 MHz;

divizoarele cu circuite rapide pot merge până la 40-50 MHz; există şi divizoare cu

circuite de mare viteză care pot funcţiona la frecvenţe mai mari de 1 GHz. Domeniul

23

de interes pentru sinteză se întinde la zeci de GHz iar preţul de cost al divizorului creşte

la fel de rapid ca limita ce trebuie atinsă.

In consecinţă o schemă bloc a unui circuit DPLL cu o arie de aplicabilitate mai largă în

sinteză este cea dată în figura 4.311.

Se observă că au fost introduse, în plus, un divizor cu factor de divizare fix N2

(cunoscută sub denumirea de divizor de prescalare, sau prescaler), şi un mixer.

Divizoarele fixe pot fi realizate convenabil până la frecvenţe foarte ridicate; mixerul

permite realizarea unor sisteme cu mai multe circuite PLL.

Fig. 4.3.11 Folosirea circuitelor DPLL pentru sinteza de frecvenţă; o schemă bloc perfecţionată.

Pentru noua structură cu notaţiile de pe figura 4.3.11 se constată că la sincronism sunt

valabile relaţiile:

Nf)+f(N=f f);-Nf(

N1=f 2ro

2

ov (56)

Cu alte cuvinte, prin mixare se poate realiza o deplasare a domeniului sintetizat cu un

ecart (N2fr), iar prin divizarea cu N2 pasul cu care se face sinteza devine N2fr. Creşterea

pasului nu poate fi acceptată totdeauna. Pentru a menţine vechea valoare trebuie redusă

corespunzător frecvenţa de referinţă. La rândul ei, reducerea frecvenţei de referinţă fr

nu este convenabilă deoarece o valoare mică a ei implică bandă redusă de trecere a

24

filtrului de buclă pentru a evita modulaţia nedorită a OCT. Banda îngustă a filtrului de

buclă implică timp de achiziţie (timp de intrare în sincronism) mare etc.

Soluţia folosită, constă în realizarea unor divizoare de prescalare cu factor de divizare

fix dar având câteva valori comutabile la o comandă aplicată din exterior. Pentru a

exemplifica această soluţie se consideră cazul divizoarelor programabile decadice; un

divizor de prescalare utilizabil în acest caz are coeficientul N2=10/11. Schema bloc a

tandemului divizor programabil-divizor de prescalare este dată în figura 4.3.12.

.

Fig. 4.3.12 Divizoare programabile cu divizor de prescalare cu factor de divizare

controlabil

Divizoarele N şi N' sunt programabile şi lucrează prin decrementare. Se consideră că au

fost aleşi coeficienţii de divizare:

(57) 9<N ;10A=N m-Mm

M

1=m

′∑

Unde

{0,1,..,9},Am ∈ (58)

Dacă divizorul de prescalare are factorul de divizare fix şi egal cu 10 se obţine:

(59) 10Af=NfN=f 1+m-Mm

M

1=mr2ro ∑

25

deci pasul minim este 10fr.

Divizorul cu pas controlabil 10/11 lucrează cu N2=11 cît timp divizorul N'≠0 şi cu

N2=10 în rest; se deduce

(60) N+10A=]N-10A10[+N 11=N 1+m-Mm

M

1=m

m-Mm

M

1=m

′′′ ∑∑

Deci prin factorul de divizare N', al divizorului auxiliar se controlează digitul care este

mascat de divizorul de prescalare şi, pe ansamblu, se realizează un pas egal cu fr.

De menţionat că există divizoare de prescalare decadice cu mai mulţi indici ( de

exemplu DP111 care are N2=100/110/111) precum şi divizoare de prescalare binare

(de exemplu N2=30/32).

Un al doilea motiv pentru care structura sintetizorului analizat nu este, totdeauna,

satisfăcătoare constă în necesitatea evitării modulaţiei parazite care se realizează cu

componente provenite de la comparatorul de fază, deci componente având frecvenţa

semnalului de referinţă sau frecvenţa unei armonici a acestuia. Aceste componente

având frecvenţe mult mai mici decât frecvenţa OCT pot produce, chiar la amplitudini

foarte mici, indici de modulaţie în frecvenţă semnificativi. Pentru a reduce acest efect

se pot folosi două procedee:

• introducerea unui filtru de rejecţie, în cascadă cu filtrul de buclă, axat pe

frecvenţa componentei corespunzătoare;

• folosirea unor comparatoare de fază perfecţionate.

• In cele ce urmează se va insista, puţin, asupra celui de al doilea procedeu. Aşa cum s-a

arătat în paragraful 4.3.2.2 prelucrarea unor semnale logice a permis realizarea unei

mari varietăţi de comparatoare de fază.

• Sinteza de frecvenţa implică acoperirea unor game largi de frecvenţă cu timpi de

comutare reduşi şi cu puritate spectrală cît mai ridicată. Avînd în vedere contradicţia

26

existentă între aceste cerinţe se ajunge la concluzia că trebuie combinate calităţile mai

multor comparatoare de fază:

• un comparator cu panta redusă care să permită realizarea benzii de prindere

impuse cu timp de achiziţie bun;

• un comparator cu panta mare şi ondulaţii mici ale tensiunii de ieşire, care să

menţină bucla în sincronism cu modulaţie parazită redusă.

Fig. 4.3.13 Comparator de fază complex: a) schema bloc;

b)formele de undă care evidenţiază funcţionarea modulatorului de fază.

astfel de soluţie se poate obţine folosind două comparatoare dintre cele prezentate

anterior cu o logică adecvată de control (figura 4.3.13-a). Atunci cînd bucla este in

afara sincronismului, acţionează comparatorul digital cu panta relativ mică dar care

acoperă domeniul (-2π,2π) şi permite realizarea sigură a sincronizării.

Apropierea buclei de sincronism este sesizată de comparatorul analogic cu eşantionare

şi menţinere (S&H) care prin logica de control comandă blocarea comparatorului

digital şi preia controlul. Panta acestuia fiind foarte mare rezultă o bună stabilitate a

27

sincronismului; de asemenea, aşa cum s-a arătat în paragraful 10.3 semnalul de

comandă livrat de acesta este tensiunea de pe condensatorul de memorare Cc, tensiune

a cărei valoare se modifică în trepte corespunzătoare erorii de fază ; de aici ondulaţii

mici ale tensiunii de comandă a OCT şi modulaţie parazită redusă. Semnalele de la

ieşierile celor două comparatoare de fază sunt însumate prin intermediul filtrului de

buclă.

Schema bloc dată în figura 4.3.13 pune în evidenţă o altă caracteristică specifică

acestor sintetizoare: posibilitatea realizării modulaţiei de fază în buclă. Această

posibilitate este extrem de interesantă atunci cînd sintetizorul este folosit în sisteme de

comunicaţie MF, oferind o modalitate performantă de producere indirectă a modulaţiei

în frecvenţă.

Pentru realizarea modulaţiei de fază semnalul comparat nu este cel original ci o replică

a sa, întîrziată, creată de către modulatorul de fază.

Acesta este un circuit logic care, aşa cum se observă din diagramele date în figura

4.3.13-b, la frontul pozitiv al semnalului sv comută în starea "0": simultan

condensatorul CM începe să se încarce: încărcarea se realizează sub curent constant,

pînă cînd tensiunea pe condensator devine egală cu tensiunea Um aplicată pe intrarea de

modulaţie. In acel moment apare frontul pozitiv al semnalului aplicat comparatoarelor

de fază sv'. Cum aceste comparatoare lucrează pe fronturile pozitive, între semnalul

generat de OCT şi semnalul comparat apare o întîrziere controlabilă prin tensiunea Um.

Din punctul de vedere al semnalului generat de OCT aceasta se traduce printr-o

modulaţie de fază realizată cu semnalul aplicat pe intrarea modulatorului.

Dacă performanţele care se obţin folosind sintetizoare cu un circuit PLL nu satisfac

cerinţele impuse, se poate folosi soluţia cu mai multe circuite. O schemă bloc care

ilustrează modul de lucru al unui astfel de sintetizor este dată în figura 4.3.14.

28

Fig. 4.3.14 Sintetizor de frecvenţă realizat cu două circuite DPLL.

Circuitul PLL din ramura superioară reprezintă circuitul principal şi este caracterizat

prin valoarea ridicată a frecvenţei de referinţă. In acest fel se pot filtra corespunzător

componentele care ar putea conduce la modulaţia de fază nedorită. Circuitul din ramura

inferioară lucrează la frecvenţe mult mai coborâte şi are rolul de a asigura explorarea

domeniului de frecvenţă cu pasul impus.

La sincronismul celor două circuite sunt valabile relaţiile:

(61) N)f+fN(=f ;fN=f 21o2r101o1r202o2

Adică

(62) )fN+fN(N=f r202r10121o1

unde

29

Nf=f ,

Nf=f

12

ror2

11

ror1 (63)

iar foi reprezintă frecvenţa semnalului generat de către oscilatorului de referinţă.

Se constata că pasul cu care se face sinteza este (N21fr2) şi că circuitul auxiliar trebuie să

asigure acoperirea unui interval de frecvenţă egal cu pasul buclei principale.

Tabelul 13.1

N2 fr (kHz) Nomin Nomax N1

Bucla principală 100 1000 18 27 1

Bucla auxiliară - 10 200 300 100

Pentru a exemplifica acest procedeu se consideră cazul unui sintetizor care trebuie să

acopere gama cuprinsă între 2GHz şi 3GHz cu paşi de 1MHz. Se optează pentru

utilizarea unui oscilator cu cuarţ lucrând pe frecvenţa de 1MHz. De asemenea se va

folosi un divizor de prescalare care să permită folosirea unor divizoare programabile

convenabile (f<40 MHz); rezultă N21=100; In sfârşit, se alege pasul de explorare care

trebuie asigurat de bucla principală de 100MHz. Aceşti parametri precum şi alţii

determinaţi prin calcule simple sunt concentraţi în tabelul 1.

In condiţiile precizate ambele bucle trebuie să acopere domenii relativ înguste, cu paşi

care nu sunt foarte mici în comparaţie cu frecvenţa OCT; se poate astfel asigura

filtrarea foarte bună a semnalelor de comandă; în orice caz mult mai bună decât dacă

se folosea un sintetizor cu un singur circuit.

30