CIA Lecture 5

transcript

CIRCUITE INTEGRATE

ANALOGICE Lecture 6

Cap3.Tehnologia circuitelor

integrate bipolare si CMOS

3.1 Introducere

• Cunoasterea procesului de fabricatie necesara pentru:

-a arata avantajul economic oferit de procesul planar care permite fabricatia de CI complexe cu pret scazut datorita prelucrarii simultane a unor loturi mari

-a cunoaste factorii care influenteaza costul de fabricatie atat de catre proiectant de CI cat si de catre utilizator, in cazul in care acesta doreste un circuit fabricat la comanda

- a cunoaste constrangerile relative la cost complet diferite de cele din cazul circuitelor cu componente discrete

• In acest capitol se prezinta pe scurt :

- procesele de baza in fabricatia CI: pregatirea substratelor, difuzia in stare solida, oxidarea, fotolitografia optica, implantarea de ioni, depunerea siliciului policristalin

-secventele de realizare a unui CI bipolar si proprietatile dispozitivelor active si pasive care rezulta

-secventele de realizare a CI MOS si tipurile de dispozitive care se obtin prin aceasta tehnologie

3.2.Procese fundamentale pentru fabricatia CI

• Fabricatia CI are la baza folosirea siliciului si a procesului planar, utilizat din 1959 pentru fabricarea tranzistoarelor discrete

• Utilizarea Si se datoreaza propritatilor unice ale SiO2.

• Rolurile SiO2:

-masca pentru realizarea difuziei selective a impuritatilor

-strat protector al suprafetei Si

-strat izolator , permitand interconectarea dispozitivelor integrate prin metalizari peste stratul izolator de SiO2

3.2.1.Fabricarea substratelor-1

• Substratele CI sunt plachete subtiri de monocristal de Si usor dopate cu impuritati de tip n sau p.

• Siliciul folosit pentru substate trebuie:

-sa fie foarte pur (concentratia de impuritati nedorite sa fie sub

1 la 1010)

-sa fie monocristalin, adica sa aiba o structura cristalina perfect

regulata

Fabricarea substratelor-2

Fabricarea substratelor foloseste ca materie prima SiO2 si implica

urmatoarele etape:

A.Reducerea SiO2 in prezenta carbonului in reactoare speciale .

SiO2+2C=Si + 2CO

Si astfel obtinut are o puritate de 98%

Reactor pentru obtinerea Si prin reducerea SiO2 in prezenta C

Si primar obtinut prin reducerea SiO2

B. Purificarea Si in urma careia se obtine Si policristalin de puritatea necesara

- Si +3HCl=SiHCl3+H2 la 300-400oCtriclorsilanul-lichid cu Tfirebere=31,8

- purificarea prin distilare a SiHCl3

- obtinerea Si din SiHCl3

SiHCl3+ H2 =Si + 3HCl la 400oC

C.Obtinerea unui lingou de Si monocristalin prin metoda de ‘ tragere de din topitura’ (Czochralski): se poate adauga in topitura un dopant p sau n

Silicon Rod

Lingourile astfel obtinute au un diametru

de 1,5..2m si un diametru de 10..15’’

D.Taierea sub forma de plachete cu grosimi intre 250 m si 400 m

E.Lepuirea (subtierea si slefuirea prin abraziune)

3.2.2.Difuzia in stare solida

• Consta in a forta deplasarea atomilor de impuritati de la suprafata plachetei de Si spre volumul sau.

• In timpul acestui proces atomii de impuritati inlocuiesc atomii de Si din reteaua cristalului, formand zone de tip p sau n.

• Profilul de impuritati, care determina in mare masura performantele CI, ,se controleaza prin temperatura si timp precum si prin relatia temperatura timp in decursul procesarii.

• Rezultatul procesului de difuzie este un strat subtire,aflat langa suprafata plachetei de siliciu,de conductivitate opusa plachetei, altfel spus realizarea unei jonctiuni pn.

• Parametrul electric care caracterizeaza difuzia este R =/

Cuptor de difuzie

Diffusion Oven

3.2.3.Oxidarea

• Procesul prin care moleculele de oxigen dintr-un gaz aflat la suprafata plachetei de Si determina cresterea unui strat de SiO2 pe suprafata acesteia.

• Viteza de crestere a SiO2 depinde de concentratia de O2 si de temperatura

• Stratul de SiO2 actioneaza ca o bariera pentru difuzia impuritatilor, adica

impuritatile separate de suprafata Si de catre stratul de SiO2 nu vor

mai putea difuza in siliciu.

Deci pentru a realiza intr-o zona a plachetei o jonctiune se creste mai intai un strat de oxid pe intreaga suprafat,se indeparteaza oxidul din zonele unde urmeaza sa se realizeze jonctiunea si apoi se face difuzia.

3.2.4.Fotolitografia

• Procesul prin care se indeparteaza selectiv, deci din anumite zone, un strat subtire depus initial pe intreaga suprafata a plachetei.

• Exemplu: indepartarea SiO2din zonele unde urmeaza a se realiza jonctiuni pn.

Etapele procesului de fotolitografie

Oxidarea plachetei de Si

Acoperirea cu fotorezit

Expunere fotorezit

Developare fotorezit

Corodare SiO2

Indepartare fotorezit

Acoperirea cu fotorezist

Resist Coating

Masca de lumina

3.2.5.Cresterea epitaxiala

• Cresterea epi consta in formarea pe suprafata plachetei de Si a unui

strat de Si monocristalin astfel incat structura monocristalina sa fie

continua la interfata.

• Concentratia de impuritati din stratul epi poate fi controlata independent de concentratia substratului (< , > sau opusa)

• Cresterea stratului se face la temperaturi inalte pornind de la un compus al Si

Epitaxial Layer

Ex: SiH4=Si + 2H2

3.2.5.Cresterea epitaxiala

• Dispozitivele CI bipolare se realizeaza intr-un strat epitaxial.Se mai utilizeaza in unele procese CMOS si in majoritatea proceselor BiCMOS

3.2.6.Implantarea de ioni

• Este o metoda alternativa de impurificare prin introducerea directa a atomilor de impuritati in placheta de Si folosita cu precadere in tehnologia MOS

• Placheta aflata in vid este’bombardata’ cu ionii de impuritati accelerati in prealabil.Apoi placheta este mentinuta un timp la o temperatura moderata pentru ca ionii sa se aseze la locurile potrivite in retea

• Avantaje: cantitatea de impuritati introdusa poate fi cat de mica si controlata foarte precis, adancimea de patrundere este uniforma pe toata placheta (0,1-0.6 m)

• Dezavantaje:deteriorari ale suprafetei cristalului

1sursa de ioni, 2 sistem de focalizare, 3 spectrometru de masa, 4 pompe de vid, 5 accelerator de ioni, 6 sistem de baleiaj, 7 recuperator ioni neutralizati, 9 suport pentru plachete, 10 plachete de Si

3.2.7. Depunerea siliciului policristalin

• Straturile de polisiliciu se folosesc in special in tehnologiile MOS (electrozi de poarta,rezistoare, unele trasee de interconectare).

• Depunerea acestor straturi se face prin aceleasi metode ca cele folosite pentru obtinerea straturile epitaxiale. Deoarece depunerea se realizeaza peste un strat de oxid, stratul care se obtine nu mai este o continuare a plachetei monocristaline ci are o structura granulara sau policristalina.

• R a straturilor de polisiliciu poate fi controlata prin dopare ca si a siliciului monocristalin fiind cuprinsa intre 20/ si valori foarte mari

• Definirea traseelor de polisiliciu se face prin fotolitografie.

• Unele aplicatii pot avea pana la 3 straturi de polisisiliciu separate intre ele prin straturi de SiO2.

3.3. Tehnologia circuitelor integrate bipolare 3.3.1. Considerente generale 1

• Reprezinta o dezvoltare a procesului planar folosit initial pentru realizarea tranzistoarelor discrete

• Principala problema care apare: izolarea electrica a tranzistoarelor

3.3.1. Considerente generale -continuare

• Cea mai raspandita metoda este izolare prin diode (metoda monolitica) =realizarea fiecarui element de circuit intr-o insula de material semiconductor (de obicei n) situata intr-un semiconductor cu cu conductivitate opusa (de obicei p)

• Izolarea se realizeaza prin polarizarea inversa a jonctiunilor pn care inconjoara fiecare insula.

3.3.1. Considerente generale -continuare • Dispozitivele care se pot realiza prin aceasta tehnologie sunt:

1.tranzistoare bipolare npn

2.tranzistoare bipolare pnp

3.rezistoare

4.capacitoare

5.diode

6.diode Zener

7.tranzistoare cu efect de camp cu jonctiune JFET (in unele tehnologii)

• Caracteristicile acestor dispozitive integrate sunt determinate de procesul tehnologic, acelasi pentru toate, si ca urmare domeniul de valori posibile este limitat comparativ cu circuitele cu aceleasi dispozitive, dar discrete

• Procesul tehnologic implica o succesiune de procese de mascare (minim 7) si de difuzie (minim 4)

• Procesul tehnologic este destinat obtinerii tranzistorului npn.

• Realizarea celorlalte elemente de circuit trebuiesa fie compatibila cu cea a tranzistorului npn

3.3.2. Procesul tehnologic de realizare a CI bipolare-1

• Se porneste de la o placheta de Si usor dopat cu impuritati de tip p pe care se creste un strat de SiO2 si apoi un strat de fotorezist

• Masca nr 1- deschiderea unor ferestre in SiO 2 pentru realizarea stratului ingropat

• Difuzia stratului ingropat de tip n+ - reducerea rc la tranzistoare npn

rb la tranzistoare pnp

• Indepartarea oxidului

• Cresterea stratului epitaxial de tip n ( 2-15 m) colectorul tranzistoarelot npn

baza tranzistoarelor pnp

• Oxidarea

• Masca nr 2 -deschiderea unor ferestre in Si O2 pentru realizarea difuziei de izolare

• Difuzia de izolare de tip p+ pentru a compartimenta stratul epitaxial adanca

• Oxidarea

• Masca nr 3 -deschiderea unor ferestre in SiO2 pentru realizarea difuziei de baza

• Difuzia de baza de tip p baza tranzistoarelor npn

emitorul si colectorul tranzistoarelor pnp

• Oxidarea

• Masca nr 4-deschiderea unor ferestre in SiO2 pentru realizarea difuziei de emitor

• Difuzie de emitor de tip n+ emitorul tranzistoarelor npn

puturi de contactare a colectorului

Structura unui tranzistor npn integrat

Eu, fig 2.2.6

Procesul tehnologic de realizare a CI bipolare-2

• Oxidarea

• Masca nr 5- deschiderea unor ferestre in SiO 2 in dreptul ariilor de contactare

• Depunerea unui strat subtire metalic pe intreaga suprafata a plachetei

High Vacuum Deposition

Procesul tehnologic de realizare a CI bipolare-2

• Masca nr 6 –indepartarea selectiva a metalului pentru realizarea traseelor de interconectare

• Pasivarea intregei suprafete a plachetei

• Masca nr 7 -deschiderea ferestrelor de contactare (paduri) in vederea atasarii chipului la terminalele metalice ale capsulei

Structura unui tranzistor npn integrat prevazut cu trasee metalice pentru

interconectare

Placheta de siliciu dupa procesare

Amplificatoare operationale din diverse generatii

3.3.2. Procesul tehnologic de realizare a CI bipolare

• Testarea la nivel de placheta

• Sudarea firelor de aur prin termocompresiune cu bila (ball bonding)

Nailhead Bonding

Cap de sudura

Bonding Head

Chip procesat cu firele de aur lipite

3.3.3. Proprietatile dispozitivelor active si pasive

obtinute prin tehnologia CI bipolare

• Se numeste vertical deoarece emitorul, baza si colectorul sunt

asezate unul peste altul pe verticala

• Principalele deosebiri ale tranzistorului npn integrat fata de cel discret:

- tranzistorul pnp parazit

- contactul de C coplanar cu B si E cresterea rezistentei rc necesitatea stratului ingropat

• = 50200, fT=500 MHz

Tranzistorul npn

Dispozitive integrate realizate in tehnologia bipolara

Tranzistoare pnp-structuri compatibile cu tehnologia de realizare a

tranzistorului npn

• Se numeste lateral deoarece cele trei regiuni (emitorul, baza si colectorul) sunt asezate una langa cealalta

• Fata de structura verticala: grosimea bazei mai mare, aria bazei mai greu de controlat, regiunile de baza si emitor au acelasi profil de impuritati

• Caracteristici mai slabe decat ale tranzistoarelor npn

= 520, fT= 110 MHz

Tranzistorul pnp vertical

• Utilizeaza substratul drept colector,stratul epi drept baza si difuzia p drept emitor

• Au performante mediocre

• Restrictie in utilizarea in circuit?

Tranzistorul pnp lateral

Tranzistoare pnp-structuri compatibile cu tehnologia de realizare a

tranzistorului npn

• Se numeste lateral deoarece cele trei regiuni (emitorul, baza si colectorul) sunt asezate una langa cealalta

• Fata de structura verticala: grosimea bazei mai mare, aria bazei mai greu de controlat, regiunile de baza si emitor au acelasi profil de impuritati

• Caracteristici mai slabe dacat ale tranzistoarelor npn

= 520, fT= 110 MHz

Tranzistorul pnp vertical sau de substrat

• Utilizeaza substratul drept colector,stratul epi drept baza si difuzia p drept emitor

• Au performante mediocre

• Restrictie in utilizarea in circuit-se pot folosi doar in configuratia CC

Tranzistorul pnp lateral

Valori tipice pentru parametrii tranzistoarelor bipolare

integrate

tranzistor fT(MHz) BVEB0(V) BVCB0(V)

npn 50200 500 6 8 50

lateral

vertical

• Rezistoare de baza - folosesc difuzia de baza

- sunt cele mai folosite (R =convenabil)

- se adauga un contact pe stratul epi pentru a pre-

intampina polarizarea directa a jonctiunii BC care

se va conecta la V+

-valoarea R se poate mari prin ‘ingustare’. Se foloseste in acest scop difuzia de emitor

rezistor de baza ingustat (pinch resistor)

Rezistoare integrate: -fie trasee epitaxiale, fie trasee difuzate( baza

sau emitor) - liniare in raport cu tesiunea

- R= R N unde N-numarul de patrate

Capacitoare integrate

• Cele mai folosite

• Se formeaza intre difuzia n+, un strat foarte subtire de SiO2 si un strat subtire metalic

• Au performante bune

• Implica o etapa de mascare suplimentara necesara ferestrei pentru stratul subtire de SiO2, care reprezinta dielectricul capacitorului

Capacitoare cu jonctiuni

• Folosesc capacitatea jonctiunilor BE sau BC, in polarizare inversa

• Regiunea saracita de purtatori formeaza dielectricul,iar regiunile n si p de o parte si de alta -armaturile

• Limitari: -necesita polarizarea inversa a jonctiunilor

-grosimea stratului golit depinde de tensiunea inversa

aplicatacapacitatea depinde neliniar de aceasta tensiune

-tensiunea inversa care poate fi aplicata limitata de tensiunea

de strapungere a jonctiunii

Capacitoare MOS

Capacitoare integrate la 5 V polarizare inversa

Tipul Densitatea de

capacitate

(pF/mm2)

Tensiunea de

strapungere

CCB 125 50

CBE 1000 7

MOS 350 60

Diode integrate

• Se bazeaza pe:

- utilizarea jonctiunilor BE (iC=0) sau BC (iE=0) a tranzistoarelor npn sau pnp

- utilizarea tranzistoarelor npn sau pnp in conexiune de dioda (vBC=0 sau vBE=0 )

• Precizari:rb=100, rc=3, BVEB0|npn=6- 8V, BVCB0|npn=50V

• Cea mai folosita conexiune vBC=0 deoarece ofera cea mai mica rezistenta serie si cea mai redusa cadere de tensiune in polarizare directa

Tranzistor npn in conexiune de dioda (vBC=0)

• Schema – rezistentele rb si rc s-au desenat ca elemante exterioare tranzistorului desi de fapt sunt incluse in structura tranzistorului.

• vD= vB’E +iBrb= vB’E +( iC/ ) rb vB’E +( iF/ ) rb

• Rezistenta serie efectiva a diodei este rb/ , foarte mica, de numai cativa ohmi

• vD vB’E

• Inconvenient : tensiunea de strapungere e limitata la 6-8 V,

BVD= BVEB0|npn=6-8V

3.4. Tehnologia circuitelor integrate CMOS 3.4.1. Recapitulare structuri de tranzistoare MOS

Sectiune printr-un tranzistor MOS cu canal N

Dispozitiv cu 4 terminale: sursa S, drena D, poarta sau grila G, bulk-ul B

Comentarii tranzistor NMOS

• Bulk-ul sau body trebuie sa aiba cel mai

mic potential pentru a asigura polarizarea

inversa a jonctiunilor pn (nu trebuie sa curga

curent de la sursa sau drena spre bulk)

• vGS>VTN, VTN >0 se induce un canal n (aria

albastra) dintre drena si sursa. Se mai numeste

strat inversat

• Aria alba regiune saracita de purtatori

(depletion layer)

• Pentru vDS >0 intre drena si sursa curge

un curent

Deoarece tranzistorul MOS este un dispozitiv simetric, este necesara definirea sursei si drenei. La un tranzistor NMOS potentialul sursei este intotdeauna mai mic decat al drenei.

Structura unui tranzistor MOS cu canal P

Sectiune printr-un tranzistor MOS cu canal P

Tranzistoare MOS de acelasi fel integrate

3.4.2. Considerente generale privind tehnologia CMOS •Dispozitivele care se pot realiza prin aceasta tehnologie sunt:

1.tranzistoare MOS cu canal N (NMOS)

2.tranzistoare MOS cu canal P(PMOS)

3.rezistoare

4.capacitoare

5.diode

6.tranzistoare bipolare npn

7.tranzistoare bipolare pnp

• Dintre tehnologiile MOS, tehnologia CMOS ofera maximum de flexibilitate in proiectare, datorita faptului ca permite obtinerea dispozitivelor complementare NMOS si PMOS

•Pentru realizarea tranzistoarelor NMOS si PMOS se folosesc ‘puturi’ (wells) sau vane care reprezinta difuzii largi , cu nivel de dopare redus, de conductivitate opusa plachetei de siliciu. Aceste puturi se folosesc drept substrat pentru unul din cele doua tipuri de tranzistoare MOS

Exemplu de sectiune printr-un chip realizat in tehnologie CMOS

• Substratul de tip n de mare rezistivitate este folosit pentru realizarea

tranzistoarelor PMOS

• Puturile difuzate de tip p se folosesc pentru realizarea tranzistoarelor NMOS

Considerente generale privind tehnologia CMOS

-continuare-

• Procesul tehnologic este astfel condus incat optimizeaza performantele tranzistoarelor MOS (N sau P) pe seama performantelor mai slabe ale tranzistoarelor bipolare

• Diodele si tranzistoarele bipolare sunt deseori considerate elemente de circuit parazite. Se pot identifica in figura o serie diode si de tranzistoare pnp si npn. Exista un numar limitat de aplicatii in care aceste diode si tranzistoare pot fi utilizate de proiectant.

• De obicei capacitoarele se obtin dintr-un strat subtire de SiO2 cuprins intre doua straturi de polisiliciu. Nu depind de temperatura.

• Rezistoarele se obtin din trasee de polisillciu de geometrie adecvata. Se mai pot obtine prin difuzia sau implantarea unui strat la suprafata substratului

• Exemple de rezistoare realizate in tehnologie MOS

Metal contact

Film type resistor

SiO2, dielectric

material

Metal contact

SiO2, dielectric

material

T H A N K Y O U !

CIA Lecture 5

Documents